公开(公告)号：US20060267107A1

公开(公告)日：2006-11-30

申请号：US11252493

申请日：2005-10-17

申请人： Robert Chiu ,  Jeffrey Patton ,  Paul Besser ,  Minh Ngo

发明人： Robert Chiu ,  Jeffrey Patton ,  Paul Besser ,  Minh Ngo

IPC分类号： H01L29/76 ,  H01L21/336

CPC分类号： H01L21/28518

摘要： A structure of an integrated circuit is provided. A gate dielectric is formed on a semiconductor substrate, and a gate is formed over a gate dielectric on the semiconductor substrate. Source/drain junctions are formed in the semiconductor substrate. Ultra-uniform suicides are formed on the source/drain junctions, and a dielectric layer is deposited above the semiconductor substrate. Contacts are then formed in the dielectric layer to the ultra-uniform silicides.

摘要翻译： 提供集成电路的结构。 在半导体衬底上形成栅极电介质，并且在半导体衬底上的栅极电介质上形成栅极。 在半导体衬底中形成源极/漏极结。 在源极/漏极结上形成超均匀的硅化物，并且在半导体衬底上沉积电介质层。 然后在电介质层中形成与超均匀硅化物的接触。

公开(公告)号：US20050006705A1

公开(公告)日：2005-01-13

申请号：US10615086

申请日：2003-07-07

申请人： Robert Chiu ,  Jeffrey Patton ,  Paul Besser ,  Minh Ngo

发明人： Robert Chiu ,  Jeffrey Patton ,  Paul Besser ,  Minh Ngo

IPC分类号： H01L21/285 ,  H01L21/336 ,  H01L29/76 ,  H01L31/062

CPC分类号： H01L21/28518

摘要： A method of forming and a structure of an integrated circuit are provided. A gate dielectric is formed on a semiconductor substrate, and a gate is formed over a gate dielectric on the semiconductor substrate. Source/drain junctions are formed in the semiconductor substrate. Ultra-uniform silicides are formed on the source/drain junctions, and a dielectric layer is deposited above the semiconductor substrate. Contacts are then formed in the dielectric layer to the ultra-uniform silicides.

摘要翻译： 提供一种集成电路的形成方法和结构。 在半导体衬底上形成栅极电介质，并且在半导体衬底上的栅极电介质上形成栅极。 在半导体衬底中形成源极/漏极结。 在源极/漏极结上形成超均匀的硅化物，并且在半导体衬底上沉积电介质层。 然后在电介质层中形成与超均匀硅化物的接触。

公开(公告)号：US20060267087A1

公开(公告)日：2006-11-30

申请号：US11229188

申请日：2005-09-15

申请人： Robert Chiu ,  Paul Besser ,  Simon Chan ,  Jeffrey Patton ,  Austin Frenkel ,  Thorsten Kammler ,  Errol Ryan

发明人： Robert Chiu ,  Paul Besser ,  Simon Chan ,  Jeffrey Patton ,  Austin Frenkel ,  Thorsten Kammler ,  Errol Ryan

IPC分类号： H01L29/76

CPC分类号： H01L29/7833 ,  H01L21/28518 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659

摘要： An integrated circuit is provided. A gate dielectric is formed on a semiconductor substrate, and a gate is formed over the gate dielectric. A sidewall spacer is formed around the gate and a source/drain junction is formed in the semiconductor substrate using the sidewall spacer. A bottom silicide metal is deposited on the source/drain junction and then a top silicide metal is deposited on the bottom silicide metal. The bottom and top silicide metals are formed into their suicides. A dielectric layer is deposited above the semiconductor substrate and a contact is formed in the dielectric layer to the top silicide.

摘要翻译： 提供集成电路。 在半导体衬底上形成栅极电介质，并且在栅极电介质上形成栅极。 在栅极周围形成侧壁间隔物，并且使用侧壁间隔物在半导体衬底中形成源极/漏极结。 底部硅化物金属沉积在源极/漏极结上，然后顶部硅化物金属沉积在底部的硅化物金属上。 底部和顶部的硅化物金属形成它们的自杀剂。 介电层沉积在半导体衬底的上方，并且在电介质层中形成与顶部硅化物的接触。

公开(公告)号：US20050048731A1

公开(公告)日：2005-03-03

申请号：US10654123

申请日：2003-09-02

申请人： Jeffrey Patton ,  Mehrdad Mahanpour ,  Thorsten Kammler ,  David Brown ,  Paul Besser ,  Simon Chan ,  Austin Frenkel

发明人： Jeffrey Patton ,  Mehrdad Mahanpour ,  Thorsten Kammler ,  David Brown ,  Paul Besser ,  Simon Chan ,  Austin Frenkel

IPC分类号： H01L21/336 ,  H01L21/4763

CPC分类号： H01L29/665 ,  H01L29/6656 ,  H01L29/6659

摘要： A method of forming an integrated circuit and a structure therefore is provided. A gate dielectric is formed on a semiconductor substrate, and a gate is formed over the gate dielectric. Shallow source/drain junctions are formed in the semiconductor substrate. A sidewall spacer is formed around the gate. Deep source/drain junctions are formed in the semiconductor substrate using the sidewall spacer. A siliciding spacer is formed over the sidewall spacer after forming the shallow and deep source/drain junctions. A silicide is formed on the deep source/drain junctions adjacent the siliciding spacer, and a dielectric layer is deposited above the semiconductor substrate. Contacts are then formed in the dielectric layer to the silicide.

摘要翻译： 因此，提供了形成集成电路和结构的方法。 在半导体衬底上形成栅极电介质，并且在栅极电介质上形成栅极。 在半导体衬底中形成浅源极/漏极结。 在栅极周围形成侧壁间隔物。 使用侧壁间隔物在半导体衬底中形成深源极/漏极结。 在形成浅的和深的源极/漏极结之后，在侧壁间隔物上形成硅化间隔物。 在邻近硅化间隔物的深源极/漏极结上形成硅化物，并且在半导体衬底上沉积电介质层。 然后在电介质层中形成与硅化物的接触。

公开(公告)号：US20070085149A1

公开(公告)日：2007-04-19

申请号：US11538156

申请日：2006-10-03

申请人： Simon Chan ,  Paul Besser ,  Jeffrey Patton

发明人： Simon Chan ,  Paul Besser ,  Jeffrey Patton

IPC分类号： H01L29/76

CPC分类号： H01L21/324 ,  H01L21/26506 ,  H01L21/28518 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

摘要： An integrated circuit with a semiconductor substrate is provided. A gate dielectric is on the semiconductor substrate, and a gate is on the gate dielectric. A metallic layer is on the semiconductor substrate, and the metallic layer is reacted with the semiconductor substrate to form an early phase of silicide. Implanted shallow source/drain junctions are immediately beneath the silicide. A final phase of the silicide is formed. An interlayer dielectric is above the semiconductor substrate, and contacts are formed to the silicide.

摘要翻译： 提供了具有半导体衬底的集成电路。 栅极电介质位于半导体衬底上，栅极位于栅极电介质上。 金属层在半导体衬底上，金属层与半导体衬底反应形成硅化物的早期阶段。 在硅化物的正下方，注入浅的源极/漏极结。 形成硅化物的最终相。 层间电介质在半导体衬底上方，并且与硅化物形成接触。