公开(公告)号：US20110284925A1

公开(公告)日：2011-11-24

申请号：US13196404

申请日：2011-08-02

申请人： Robert J. GAUTHIER, JR. ,  Junjun LI ,  Ankit SRIVASTAVA

发明人： Robert J. GAUTHIER, JR. ,  Junjun LI ,  Ankit SRIVASTAVA

IPC分类号： H01L29/73

CPC分类号： H01L29/66386 ,  H01L24/06 ,  H01L27/0262 ,  H01L29/74 ,  H01L29/7436 ,  H01L2224/05554 ,  H01L2924/14 ,  H01L2924/00

摘要： A structure includes first and second silicon controlled rectifiers (SCRs) formed in a substrate. The first and the second SCRs each include at least one component commonly shared between the first and the second SCRs.

摘要翻译： 一种结构包括在基板中形成的第一和第二硅可控整流器（SCR）。 第一和第二SCR各自包括在第一和第二SCR之间共同共享的至少一个部件。

公开(公告)号：US20100155775A1

公开(公告)日：2010-06-24

申请号：US12342228

申请日：2008-12-23

申请人： Robert J. GAUTHIER, JR. ,  Junjun LI ,  Ankit SRIVASTAVA

发明人： Robert J. GAUTHIER, JR. ,  Junjun LI ,  Ankit SRIVASTAVA

IPC分类号： H01L29/73 ,  H01L21/331 ,  G06F17/50

CPC分类号： H01L29/66386 ,  H01L24/06 ,  H01L27/0262 ,  H01L29/74 ,  H01L29/7436 ,  H01L2224/05554 ,  H01L2924/14 ,  H01L2924/00

摘要： A design structure is embodied in a machine readable medium for designing, manufacturing, or testing a design. The design structure includes first and second silicon controlled rectifiers (SCRs) formed in a substrate. Further, the first and the second SCRs each include at least one component commonly shared between the first and the second SCRs.

摘要翻译： 设计结构体现在用于设计，制造或测试设计的机器可读介质中。 该设计结构包括形成在衬底中的第一和第二可控硅整流器（SCR）。 此外，第一和第二SCR各自包括在第一和第二SCR之间共同共享的至少一个部件。

公开(公告)号：US20120080717A1

公开(公告)日：2012-04-05

申请号：US12898013

申请日：2010-10-05

申请人： Michel J. ABOU-KHALIL ,  Robert J. GAUTHIER, JR. ,  Tom C. LEE ,  Junjun LI ,  Souvick MITRA ,  Christopher S. PUTNAM

发明人： Michel J. ABOU-KHALIL ,  Robert J. GAUTHIER, JR. ,  Tom C. LEE ,  Junjun LI ,  Souvick MITRA ,  Christopher S. PUTNAM

IPC分类号： H01L29/747 ,  G06F17/50 ,  H01L21/332

CPC分类号： H01L27/0262 ,  H01L29/747 ,  H01L29/87 ,  H02H9/04

摘要： Bi-directional back-to-back stacked SCRs for high-voltage pin ESD protection, methods of manufacture and design structures are provided. The device includes a symmetrical bi-directional back-to-back stacked silicon controlled rectifier (SCR). An anode of a first of the back-to-back stacked SCR is connected to an input. An anode of a second of the back-to-back stacked SCR is connected to ground. Cathodes of the first and second of the back-to-back stacked SCR are connected together. Each of the symmetrical bi-directional back-to-back SCRs include a pair of diodes directing current towards the cathodes which, upon application of a voltage, become reverse biased effectively and deactivating elements from one of the symmetrical bi-directional back-to-back SCRs while the diodes of another of the symmetrical bi-directional back-to-back SCRs direct current in the same direction as the reverse biased diodes.

摘要翻译： 提供用于高压针ESD保护的双向背对背堆叠SCR，制造方法和设计结构。 该器件包括对称双向背对背层叠可控硅整流器（SCR）。 背对背堆叠的SCR中的第一个的阳极连接到输入。 背对背堆叠的SCR的第二个的阳极连接到地面。 第一个和第二个背靠背堆叠的SCR的阴极连接在一起。 对称双向背靠背SCR中的每一个包括一对二极管，其引导电流朝向阴极，其在施加电压时有效地变得有效地反向偏置，并且从对称的双向后向SCR中的一个去激活元件， 另一个对称双向背对背SCR的二极管在与反向偏置二极管相同的方向上直流电流，反向SCR。

公开(公告)号：US20120043583A1

公开(公告)日：2012-02-23

申请号：US12859801

申请日：2010-08-20

申请人： Michel J. ABOU-KHALIL ,  Shunhua T. CHANG ,  Kiran V. CHATTY ,  Robert J. GAUTHIER, JR. ,  Junjun LI ,  Mujahid MUHAMMAD

发明人： Michel J. ABOU-KHALIL ,  Shunhua T. CHANG ,  Kiran V. CHATTY ,  Robert J. GAUTHIER, JR. ,  Junjun LI ,  Mujahid MUHAMMAD

IPC分类号： H01L27/12 ,  H01L21/84 ,  H01L29/74 ,  H01L21/332 ,  G06F17/50

CPC分类号： H01L29/7412 ,  H01L27/0262

摘要： A low leakage, low capacitance diode based triggered electrostatic discharge (ESD) silicon controlled rectifiers (SCR), methods of manufacture and design structure are provided. The method includes providing a silicon film on an insulator layer. The method further includes forming isolation regions which extend from an upper side of the silicon layer to the insulator layer. The method further includes forming one or more diodes in the silicon layer, including a p+ region and an n+ region formed in a well bordered by the isolation regions. The isolation regions isolate the one or more diodes in a vertical direction and the insulator layer isolates the one or more diodes from an underlying P or N type substrate, in a horizontal direction.

摘要翻译： 提供了低泄漏，低电容二极管的触发静电放电（ESD）硅控整流器（SCR），制造方法和设计结构。 该方法包括在绝缘体层上提供硅膜。 该方法还包括形成从硅层的上侧延伸到绝缘体层的隔离区域。 该方法还包括在硅层中形成一个或多个二极管，包括形成在由隔离区界定的阱中的p +区和n +区。 隔离区域沿垂直方向隔离一个或多个二极管，并且绝缘体层在水平方向上将一个或多个二极管与下面的P或N型衬底隔离。

公开(公告)号：US20130134477A1

公开(公告)日：2013-05-30

申请号：US13306488

申请日：2011-11-29

申请人： Robert J. GAUTHIER, JR. ,  Junjun LI

发明人： Robert J. GAUTHIER, JR. ,  Junjun LI

IPC分类号： H01L21/331 ,  H01L29/739

CPC分类号： H01L27/0262 ,  H01L29/7436

摘要： Back gate triggered silicon controlled rectifiers (SCR) and methods of manufacture are disclosed. The method includes forming a first diffusion type and a second diffusion type in a semiconductor layer of a silicon on insulator (SOI) substrate. The method further includes forming a back gate of a first diffusion type in a substrate under an insulator layer of the SOI substrate. The method further includes forming raised diffusion regions of a first dopant type and a second dopant type, adjacent to the second diffusion type and the first diffusion type, respectively. The back gate is formed to cover the second diffusion type, the first diffusion type and the second dopant type of the raised diffusion regions.

摘要翻译： 背栅触发硅控整流器（SCR）及其制造方法。 该方法包括在绝缘体上硅（SOI）衬底的半导体层中形成第一扩散型和第二扩散型。 该方法还包括在SOI衬底的绝缘体层之下的衬底中形成第一扩散型的背栅。 该方法还包括分别形成与第二扩散型和第一扩散型相邻的第一掺杂剂类型和第二掺杂剂类型的凸起扩散区域。 后栅极形成为覆盖第二扩散型，第一扩散型和第二掺杂型的凸起扩散区。

公开(公告)号：US20120181608A1

公开(公告)日：2012-07-19

申请号：US13005560

申请日：2011-01-13

申请人： Michel J. ABOU-KHALIL ,  Robert J. GAUTHIER, JR. ,  Tom C. LEE ,  Junjun LI ,  Souvick MITRA ,  Christopher S. PUTNAM

发明人： Michel J. ABOU-KHALIL ,  Robert J. GAUTHIER, JR. ,  Tom C. LEE ,  Junjun LI ,  Souvick MITRA ,  Christopher S. PUTNAM

IPC分类号： H01L27/12 ,  H01L21/336

CPC分类号： H01L29/0688 ,  H01L27/0266 ,  H01L29/0615 ,  H01L29/66772 ,  H01L29/78621 ,  H01L29/78696

摘要： A method of forming a semiconductor structure, including forming a channel in a first portion of a semiconductor layer and forming a doped extension region in a second portion of the semiconductor layer abutting the channel on a first side and abutting an insulator material on a bottom side. The first portion of the semiconductor layer is thicker than the second portion of the semiconductor layer.

摘要翻译： 一种形成半导体结构的方法，包括在半导体层的第一部分中形成沟道并且在半导体层的第二部分中形成掺杂的延伸区域，所述第二部分邻近第一侧的沟道并且邻接底部的绝缘体材料 。 半导体层的第一部分比半导体层的第二部分厚。

公开(公告)号：US20110147794A1

公开(公告)日：2011-06-23

申请号：US13035549

申请日：2011-02-25

申请人： Robert J. GAUTHIER, JR. ,  Junjun LI ,  Souvick MITRA

发明人： Robert J. GAUTHIER, JR. ,  Junjun LI ,  Souvick MITRA

IPC分类号： H01L29/74

CPC分类号： H01L29/7436 ,  H01L27/0259 ,  H01L29/861

摘要： A design structure is embodied in a machine readable medium for designing, manufacturing, or testing a design. The design structure includes a P+-N body diode and an N+-P body diode. The P+-N body diode and the N+-P body diode are laterally integrated.

摘要翻译： 设计结构体现在用于设计，制造或测试设计的机器可读介质中。 该设计结构包括一个P + -N体二极管和一个N + -P体二极管。 P + -N体二极管和N + -P体二极管横向集成。

公开(公告)号：US20120176721A1

公开(公告)日：2012-07-12

申请号：US12987276

申请日：2011-01-10

申请人： Robert J. GAUTHIER, JR. ,  Junjun LI ,  Souvick MITRA

发明人： Robert J. GAUTHIER, JR. ,  Junjun LI ,  Souvick MITRA

IPC分类号： H05F3/02

CPC分类号： H01L27/0285

摘要： Structures and methods for electrostatic discharge (ESD) device control in an integrated circuit are provided. An ESD protection structure includes an input/output (I/O) pad, and an ESD field effect transistor (FET) including a drain connected to the I/O pad, a source connected to ground, and a gate. A first control FET includes a drain connected to the I/O pad, a source connected to the gate of the ESD FET, and a gate connected to ground. A second control FET includes a drain connected to the gate of the ESD FET and the source of the first control FET, a source connected to ground, and a gate connected to the I/O pad.

摘要翻译： 提供集成电路中静电放电（ESD）器件控制的结构和方法。 ESD保护结构包括输入/​​输出（I / O）焊盘和包括连接到I / O焊盘的漏极，连接到地的源极和栅极的ESD场效应晶体管（FET）。 第一控制FET包括连接到I / O焊盘的漏极，连接到ESD FET的栅极的源极和连接到地的栅极。 第二控制FET包括连接到ESD FET的栅极和第一控制FET的源极的漏极，连接到地的源极和连接到I / O焊盘的栅极。

公开(公告)号：US20100265622A1

公开(公告)日：2010-10-21

申请号：US12424169

申请日：2009-04-15

申请人： John B. CAMPI, JR. ,  Shunhua T. CHANG ,  Kiran V. CHATTY ,  Robert J. GAUTHIER, JR. ,  Junjun LI ,  Mujahid MUHAMMAD

发明人： John B. CAMPI, JR. ,  Shunhua T. CHANG ,  Kiran V. CHATTY ,  Robert J. GAUTHIER, JR. ,  Junjun LI ,  Mujahid MUHAMMAD

IPC分类号： H02H9/04 ,  H01L27/06

CPC分类号： H01L27/0274 ,  H01L2924/0002 ,  H01L2924/00

摘要： A robust ESD protection circuit, method and design structure for tolerant and failsafe designs are disclosed. A circuit includes a middle junction control circuit that turns off a top NFET of a stacked NFET electrostatic discharge (ESD) protection circuit during an ESD event.

摘要翻译： 公开了用于容错和故障安全设计的强大的ESD保护电路，方法和设计结构。 电路包括在ESD事件期间关闭层叠的NFET静电放电（ESD）保护电路的顶部NFET的中间接点控制电路。

公开(公告)号：US20110049683A1

公开(公告)日：2011-03-03

申请号：US12553523

申请日：2009-09-03

申请人： Michel J. Abou-Khalil ,  Robert J. GAUTHIER, JR. ,  Tom C. LEE ,  Junjun LI ,  Souvick MITRA ,  Christopher S. PUTNAM ,  Robert R. ROBISON

发明人： Michel J. Abou-Khalil ,  Robert J. GAUTHIER, JR. ,  Tom C. LEE ,  Junjun LI ,  Souvick MITRA ,  Christopher S. PUTNAM ,  Robert R. ROBISON

IPC分类号： H01L29/861 ,  H01L21/265 ,  H01L21/30

CPC分类号： H01L21/324 ,  H01L27/0255 ,  H01L29/8611 ,  H01L29/866

摘要： Structures and methods are provided for nanosecond electrical pulse anneal processes. The method of forming an electrostatic discharge (ESD) N+/P+ structure includes forming an N+ diffusion on a substrate and a P+ diffusion on the substrate. The P+ diffusion is in electrical contact with the N+ diffusion. The method further includes forming a device between the N+ diffusion and the P+ diffusion. A method of annealing a structure or material includes applying an electrical pulse across an electrostatic discharge (ESD) N+/P+ structure for a plurality of nanoseconds.

摘要翻译： 为纳秒电脉冲退火工艺提供了结构和方法。 形成静电放电（ESD）N + / P +结构的方法包括在衬底上形成N +扩散和在衬底上形成P +扩散。 P +扩散与N +扩散电接触。 该方法还包括在N +扩散和P +扩散之间形成器件。 退火结构或材料的方法包括跨多个纳秒的静电放电（ESD）N + / P +结构施加电脉冲。