公开(公告)号：US20110049683A1

公开(公告)日：2011-03-03

申请号：US12553523

申请日：2009-09-03

申请人： Michel J. Abou-Khalil ,  Robert J. GAUTHIER, JR. ,  Tom C. LEE ,  Junjun LI ,  Souvick MITRA ,  Christopher S. PUTNAM ,  Robert R. ROBISON

发明人： Michel J. Abou-Khalil ,  Robert J. GAUTHIER, JR. ,  Tom C. LEE ,  Junjun LI ,  Souvick MITRA ,  Christopher S. PUTNAM ,  Robert R. ROBISON

IPC分类号： H01L29/861 ,  H01L21/265 ,  H01L21/30

CPC分类号： H01L21/324 ,  H01L27/0255 ,  H01L29/8611 ,  H01L29/866

摘要： Structures and methods are provided for nanosecond electrical pulse anneal processes. The method of forming an electrostatic discharge (ESD) N+/P+ structure includes forming an N+ diffusion on a substrate and a P+ diffusion on the substrate. The P+ diffusion is in electrical contact with the N+ diffusion. The method further includes forming a device between the N+ diffusion and the P+ diffusion. A method of annealing a structure or material includes applying an electrical pulse across an electrostatic discharge (ESD) N+/P+ structure for a plurality of nanoseconds.

摘要翻译： 为纳秒电脉冲退火工艺提供了结构和方法。 形成静电放电（ESD）N + / P +结构的方法包括在衬底上形成N +扩散和在衬底上形成P +扩散。 P +扩散与N +扩散电接触。 该方法还包括在N +扩散和P +扩散之间形成器件。 退火结构或材料的方法包括跨多个纳秒的静电放电（ESD）N + / P +结构施加电脉冲。

公开(公告)号：US20120126370A1

公开(公告)日：2012-05-24

申请号：US12950635

申请日：2010-11-19

申请人： David L. HARMON ,  Joseph M. LUKAITIS ,  Stewart E. RAUCH, III ,  Robert R. ROBISON ,  Dustin K. SLISHER ,  Jeffrey H. SLOAN ,  Timothy D. SULLIVAN ,  Kimball M. WATSON

发明人： David L. HARMON ,  Joseph M. LUKAITIS ,  Stewart E. RAUCH, III ,  Robert R. ROBISON ,  Dustin K. SLISHER ,  Jeffrey H. SLOAN ,  Timothy D. SULLIVAN ,  Kimball M. WATSON

IPC分类号： H01L29/8605 ,  H01L21/02

CPC分类号： H01L23/5228 ,  H01L23/3677 ,  H01L23/5226 ,  H01L24/19 ,  H01L28/20 ,  H01L2224/04105 ,  H01L2224/73267 ,  H01L2924/14 ,  H01L2924/00

摘要： A method of forming a semiconductor structure includes: forming a resistor over a substrate; forming at least one first contact in contact with the resistor; and forming at least one second contact in contact with the resistor. The resistor is structured and arranged such that current flows from the at least one first contact to the at least one second contact through a central portion of the resistor. The resistor includes at least one extension extending laterally outward from the central portion in a direction parallel to the current flow. The method includes sizing the at least one extension based on a thermal diffusion length of the resistor.

摘要翻译： 一种形成半导体结构的方法包括：在衬底上形成电阻器; 形成与所述电阻器接触的至少一个第一触点; 以及形成与所述电阻器接触的至少一个第二触点。 电阻器被构造和布置成使得电流从电阻器的中心部分通过至少一个第一触点流到至少一个第二触点。 该电阻器包括至少一个从平行于电流的方向从中心部分横向向外延伸的延伸部。 该方法包括基于电阻器的热扩散长度来确定至少一个延伸部的尺寸。

公开(公告)号：US20120112206A1

公开(公告)日：2012-05-10

申请号：US12939462

申请日：2010-11-04

申请人： Brent A. ANDERSON ,  Jeffrey B. JOHNSON ,  Edward J. NOWAK ,  Robert R. ROBISON

发明人： Brent A. ANDERSON ,  Jeffrey B. JOHNSON ,  Edward J. NOWAK ,  Robert R. ROBISON

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/24

CPC分类号： H01L29/1054 ,  H01L29/165 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66659

摘要： An asymmetric hetero-structure FET and method of manufacture is provided. The structure includes a semiconductor substrate and an epitaxially grown semiconductor layer on the semiconductor substrate. The epitaxially grown semiconductor layer includes an alloy having a band structure and thickness that confines inversion carriers in a channel region, and a thicker portion extending deeper into the semiconductor structure at a doped edge to avoid confinement of the inversion carriers at the doped edge.

摘要翻译： 提供了非对称异质结构FET及其制造方法。 该结构包括在半导体衬底上的半导体衬底和外延生长的半导体层。 外延生长的半导体层包括具有限制沟道区域中的反转载流子的带结构和厚度的合金，以及在掺杂边缘处更深地延伸到半导体结构中的较厚部分，以避免在掺杂边缘处限制反转载流子。

公开(公告)号：US20120313215A1

公开(公告)日：2012-12-13

申请号：US13588218

申请日：2012-08-17

申请人： Joseph M. LUKAITIS ,  Jed H. RANKIN ,  Robert R. ROBISON ,  Dustin K. SLISHER ,  Timothy D. SULLIVAN

发明人： Joseph M. LUKAITIS ,  Jed H. RANKIN ,  Robert R. ROBISON ,  Dustin K. SLISHER ,  Timothy D. SULLIVAN

IPC分类号： H01L29/02 ,  H01L29/06

CPC分类号： H01L27/1203 ,  H01L28/20

摘要： A method of forming a semiconductor structure includes forming a resistor on an insulator layer over a substrate, and forming at least one dielectric layer over the resistor. The method also includes forming a substrate contact through the at least one dielectric layer, through the resistor, through the insulator layer, and into the substrate. The substrate contact comprises a high thermal conductivity material.

摘要翻译： 形成半导体结构的方法包括在衬底上的绝缘体层上形成电阻器，并且在电阻器上方形成至少一个电介质层。 所述方法还包括通过所述至少一个电介质层，通过所述电阻器，穿过所述绝缘体层，并进入所述衬底形成衬底接触。 衬底接触包括高导热性材料。

公开(公告)号：US20110079827A1

公开(公告)日：2011-04-07

申请号：US12573188

申请日：2009-10-05

申请人： John J. ELLIS-MONAGHAN ,  Jeffrey P. GAMBINO ,  Kirk D. PETERSON ,  Jed H. RANKIN ,  Robert R. ROBISON

发明人： John J. ELLIS-MONAGHAN ,  Jeffrey P. GAMBINO ,  Kirk D. PETERSON ,  Jed H. RANKIN ,  Robert R. ROBISON

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L21/768 ,  H01L23/48

CPC分类号： H01L21/76895 ,  H01L21/76816 ,  H01L27/1248 ,  H01L29/517 ,  H01L29/66545

摘要： A method and structure to create damascene local interconnect during metal gate deposition. A method includes: forming a gate dielectric on an upper surface of a substrate; forming a mandrel on the gate dielectric; forming an interlevel dielectric (ILD) layer on a same level as the mandrel; forming a trench in the ILD layer; removing the mandrel; and forming a metal layer on the gate dielectric and in the trench.

摘要翻译： 在金属栅极沉积期间创建镶嵌局部互连的方法和结构。 一种方法包括：在衬底的上表面上形成栅电介质; 在栅极电介质上形成心轴; 在与心轴相同的水平上形成层间电介质（ILD）层; 在ILD层中形成沟槽; 去除心轴; 以及在栅极电介质和沟槽中形成金属层。

公开(公告)号：US20120184080A1

公开(公告)日：2012-07-19

申请号：US13008465

申请日：2011-01-18

申请人： Joseph M. LUKAITIS ,  Jed H. RANKIN ,  Robert R. ROBISON ,  Dustin K. SLISHER ,  Timothy D. SULLIVAN

发明人： Joseph M. LUKAITIS ,  Jed H. RANKIN ,  Robert R. ROBISON ,  Dustin K. SLISHER ,  Timothy D. SULLIVAN

IPC分类号： H01L21/20

CPC分类号： H01L27/1203 ,  H01L28/20

摘要： A method of forming a semiconductor structure includes forming a resistor on an insulator layer over a substrate, and forming at least one dielectric layer over the resistor. The method also includes forming a substrate contact through the at least one dielectric layer, through the resistor, through the insulator layer, and into the substrate. The substrate contact comprises a high thermal conductivity material.

公开(公告)号：US20120181663A1

公开(公告)日：2012-07-19

申请号：US13008459

申请日：2011-01-18

申请人： Joseph M. LUKAITIS ,  Jed H. RANKIN ,  Robert R. ROBISON ,  Dustin K. SLISHER ,  Timothy D. SULLIVAN

发明人： Joseph M. LUKAITIS ,  Jed H. RANKIN ,  Robert R. ROBISON ,  Dustin K. SLISHER ,  Timothy D. SULLIVAN

IPC分类号： H01L29/8605 ,  H01L21/02

CPC分类号： H01L28/20 ,  H01L27/0207 ,  H01L27/1203

摘要： A method of forming a semiconductor structure includes forming a resistor on an insulator layer over a substrate and forming a trench in the resistor and into the substrate. The method also includes forming a liner on sidewalls of the trench and forming a core comprising a high thermal conductivity material in the trench and on the liner.

摘要翻译： 形成半导体结构的方法包括在衬底上的绝缘体层上形成电阻器，并在电阻器中形成沟槽并进入衬底。 该方法还包括在沟槽的侧壁上形成衬垫，并在沟槽和衬垫上形成包括高导热性材料的芯。

公开(公告)号：US20120146187A1

公开(公告)日：2012-06-14

申请号：US12968001

申请日：2010-12-14

申请人： Brent A. ANDERSON ,  Jed H. RANKIN ,  Robert R. ROBISON

发明人： Brent A. ANDERSON ,  Jed H. RANKIN ,  Robert R. ROBISON

IPC分类号： H01L29/86 ,  H01L21/02

CPC分类号： H01L28/20 ,  H01L23/5228 ,  H01L27/016 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming a semiconductor structure includes forming at least one trench in an insulator layer formed on a substrate. A distance between a bottom edge of the at least one trench and a top surface of a substrate is shorter than a distance between an uppermost surface of the insulator layer and the top surface of the substrate. The method also includes: forming a resistor on the insulator layer and extending into the at least one trench; forming a first contact in contact with the resistor; and forming a second contact in contact with the resistor such that current is configured to flow from the first contact to the second contact through a central portion of the resistor.

摘要翻译： 形成半导体结构的方法包括在形成在基板上的绝缘体层中形成至少一个沟槽。 所述至少一个沟槽的底部边缘与衬底的顶部表面之间的距离小于所述绝缘体层的最上表面与所述衬底的顶表面之间的距离。 该方法还包括：在绝缘体层上形成电阻并延伸到至少一个沟槽中; 形成与所述电阻器接触的第一触点; 以及形成与所述电阻器接触的第二触点，使得电流被配置为通过所述电阻器的中心部分从所述第一触点流过所述第二触点。

公开(公告)号：US20120056275A1

公开(公告)日：2012-03-08

申请号：US12876480

申请日：2010-09-07

申请人： Jin CAI ,  Toshiharu FURUKAWA ,  Robert R. ROBISON

发明人： Jin CAI ,  Toshiharu FURUKAWA ,  Robert R. ROBISON

IPC分类号： H01L29/772 ,  H01L21/335

CPC分类号： H01L29/7833 ,  H01L21/26586 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636

摘要： A method of forming a semiconductor device includes: forming a channel of a field effect transistor (FET) in a substrate; forming a heavily doped region in the substrate; and forming recesses adjacent the channel and the heavily doped region. The method also includes: forming an undoped or lightly doped intermediate layer in the recesses on exposed portions of the channel and the heavily doped region; and forming source and drain regions on the intermediate layer such that the source and drain regions are spaced apart from the heavily doped region by the intermediate layer.

摘要翻译： 形成半导体器件的方法包括：在衬底中形成场效应晶体管（FET）的沟道; 在衬底中形成重掺杂区域; 以及形成与沟道和重掺杂区相邻的凹槽。 该方法还包括：在通道和重掺杂区域的暴露部分上的凹槽中形成未掺杂或轻掺杂的中间层; 以及在中间层上形成源极和漏极区域，使得源极和漏极区域通过中间层与重掺杂区域间隔开。