公开(公告)号：US10146545B2

公开(公告)日：2018-12-04

申请号：US13419323

申请日：2012-03-13

申请人： Ross Segelken ,  Alex Klaiber ,  Nathan Tuck ,  David Dunn

发明人： Ross Segelken ,  Alex Klaiber ,  Nathan Tuck ,  David Dunn

IPC分类号： G06F12/10 ,  G06F9/30 ,  G06F12/1018 ,  G06F12/0862 ,  G06F9/38

摘要： Embodiments related to fetching instructions and alternate versions achieving the same functionality as the instructions from an instruction cache included in a microprocessor are provided. In one example, a method is provided, comprising, at an example microprocessor, fetching an instruction from an instruction cache. The example method also includes hashing an address for the instruction to determine whether an alternate version of the instruction which achieves the same functionality as the instruction exists. The example method further includes, if hashing results in a determination that such an alternate version exists, aborting fetching of the instruction and retrieving and executing the alternate version.

公开(公告)号：US20130246709A1

公开(公告)日：2013-09-19

申请号：US13419323

申请日：2012-03-13

申请人： Ross Segelken ,  Alex Klaiber ,  Nathan Tuck ,  David Dunn

发明人： Ross Segelken ,  Alex Klaiber ,  Nathan Tuck ,  David Dunn

IPC分类号： G06F12/08

CPC分类号： G06F9/30181 ,  G06F9/3017 ,  G06F9/30174 ,  G06F9/3802 ,  G06F12/0862 ,  G06F12/1018

摘要： Embodiments related to fetching instructions and alternate versions achieving the same functionality as the instructions from an instruction cache included in a microprocessor are provided. In one example, a method is provided, comprising, at an example microprocessor, fetching an instruction from an instruction cache. The example method also includes hashing an address for the instruction to determine whether an alternate version of the instruction which achieves the same functionality as the instruction exists. The example method further includes, if hashing results in a determination that such an alternate version exists, aborting fetching of the instruction and retrieving and executing the alternate version.

摘要翻译： 提供了与从微处理器中包括的指令高速缓存的指令获取相同功能的取指令和替代版本的实施例。 在一个示例中，提供了一种方法，其包括以示例性微处理器从指令高速缓存取出指令。 示例性方法还包括对用于指令的地址进行散列以确定实现与指令相同功能的指令的替代版本是否存在。 该示例方法还包括，如果散列导致存在这样的替代版本的确定，则中止提取指令并检索和执行备用版本。

公开(公告)号：US06725361B1

公开(公告)日：2004-04-20

申请号：US09595199

申请日：2000-06-16

申请人： Guillermo Rozas ,  David Dunn ,  David Dobrikin ,  Alex Klaiber ,  Daniel H. Nelsen

发明人： Guillermo Rozas ,  David Dunn ,  David Dobrikin ,  Alex Klaiber ,  Daniel H. Nelsen

IPC分类号： G06F1500

CPC分类号： G06F9/30134 ,  G06F9/3004 ,  G06F9/30076 ,  G06F9/3017 ,  G06F9/384

摘要： A floating point processor including a plurality of explicitly-addressable processor registers, an emulation register capable of storing a value used to logically rename the explicitly-addressable registers to emulate registers of a floating point stack, a computer-executable software process for calculating and changing a value in the emulation register to a value indicating a change in addresses of registers of a floating point stack when executing a floating point stack operation, and adder circuitry combining a register address and the value in the emulation register in response to the computer-executable process to rename the plurality of explicitly-addressable processor registers.

摘要翻译： 一种浮点处理器，包括多个可明确寻址的处理器寄存器，能够存储用于逻辑地重命名可明确寻址的寄存器以仿真浮点堆栈的寄存器的值的仿真寄存器，用于计算和改变的计算机可执行软件过程 仿真寄存器中的值到执行浮点堆栈操作时指示浮点堆栈寄存器的地址变化的值，以及加法器电路，其响应于计算机可执行程序组合寄存器地址和仿真寄存器中的值 处理以重命名多个可明确寻址的处理器寄存器。

公开(公告)号：US07747896B1

公开(公告)日：2010-06-29

申请号：US11479630

申请日：2006-06-30

申请人： Guillermo Rozas ,  Alex Klaiber ,  Robert P. Masleid

发明人： Guillermo Rozas ,  Alex Klaiber ,  Robert P. Masleid

IPC分类号： G06F11/08 ,  G06F11/16

CPC分类号： G06F11/1666 ,  G06F11/1064 ,  G06F11/20 ,  G06F12/0853

摘要： A dual ported replicated data cache. The cache is configured for storing input data blocks. The cache includes an augmenter for producing an augmented data block with parity information from the input data block, a first memory array for storing the augmented data block, and a second memory array for storing the augmented data block.

摘要翻译： 双端口复制数据高速缓存。 高速缓存配置为存储输入数据块。 高速缓存包括用于产生具有来自输入数据块的奇偶校验信息的增强数据块的增强器，用于存储增强数据块的第一存储器阵列和用于存储增强数据块的第二存储器阵列。

公开(公告)号：US07334109B1

公开(公告)日：2008-02-19

申请号：US11026623

申请日：2004-12-30

申请人： H. Peter Anvin ,  Alex Klaiber ,  Guillermo J. Rozas ,  Parag Gupta

发明人： H. Peter Anvin ,  Alex Klaiber ,  Guillermo J. Rozas ,  Parag Gupta

IPC分类号： G06F12/00

CPC分类号： G06F9/355 ,  G06F9/30101

摘要： A method and apparatus for breaking complex X86 segment operations and segmented addressing into explicit sub-operations so that they may be exposed to compiler or translator-based optimizations.

摘要翻译： 一种用于将复杂X86分段操作和分段寻址分解为显式子操作的方法和装置，以便将它们暴露于基于编译器或基于翻译器的优化。

公开(公告)号：US20100235716A1

公开(公告)日：2010-09-16

申请号：US12786339

申请日：2010-05-24

申请人： Guillermo Rozas ,  Alex Klaiber ,  Robert P. Masleid

发明人： Guillermo Rozas ,  Alex Klaiber ,  Robert P. Masleid

IPC分类号： G06F12/00 ,  H03M13/05 ,  G06F11/10 ,  G06F12/08

CPC分类号： G06F11/1666 ,  G06F11/1064 ,  G06F11/20 ,  G06F12/0853

摘要： A dual ported replicated data cache. The cache is configured for storing input data blocks. The cache includes an augmenter for producing an augmented data block with parity information from the input data block, a first memory array for storing the augmented data block, and a second memory array for storing the augmented data block.

摘要翻译： 双端口复制数据高速缓存。 高速缓存配置为存储输入数据块。 高速缓存包括用于产生具有来自输入数据块的奇偶校验信息的增强数据块的增强器，用于存储增强数据块的第一存储器阵列和用于存储增强数据块的第二存储器阵列。

公开(公告)号：US06668287B1

公开(公告)日：2003-12-23

申请号：US09464661

申请日：1999-12-15

申请人： Patrick Boyle ,  David Keppel ,  Alex Klaiber ,  Edmund Kelly

发明人： Patrick Boyle ,  David Keppel ,  Alex Klaiber ,  Edmund Kelly

IPC分类号： G06F1320

CPC分类号： G06F13/32

摘要： Apparatus and a method for generating an interrupt when a direct memory access by an I/O device is desired, suspending the operation of the microprocessor in response to the interrupt, placing state of the morph host to a last known correct state in response to the interrupt, determining the memory operation commanded by the I/O device, and utilizing the microprocessor to execute the memory operation commanded by the I/O device.

摘要翻译： 当需要I / O设备的直接存储器访问时产生中断的装置和方法，响应于中断暂停微处理器的操作，响应于该中断将状态主机的状态置于最后已知的正确状态 中断，确定由I / O设备命令的存储器操作，并利用微处理器执行由I / O设备命令的存储器操作。

公开(公告)号：US08522253B1

公开(公告)日：2013-08-27

申请号：US11394521

申请日：2006-03-31

申请人： Guillermo Rozas ,  Alex Klaiber

发明人： Guillermo Rozas ,  Alex Klaiber

IPC分类号： G06F9/46 ,  G06F9/26

CPC分类号： G06F9/45558 ,  G06F12/1063 ,  G06F21/53 ,  G06F2009/45583

摘要： A method for tagging cache entries to support context switching for virtual machines and for operating systems. The method includes, storing a plurality of entries within a cache of a CPU of a computer system, wherein each of the entries includes a context ID, handling a first portion of the entries as local entries when the respective context IDs indicate a local status, and handling a second portion of the entries as global entries when the respective context IDs indicate a global status.

摘要翻译： 用于标记缓存条目以支持虚拟机和操作系统的上下文切换的方法。 该方法包括：将多个条目存储在计算机系统的CPU的高速缓存内，其中每个条目包括上下文ID，当各个上下文ID指示本地状态时，将条目的第一部分作为本地条目处理， 以及当各个上下文ID指示全局状态时，将所述条目的第二部分作为全局条目处理。

公开(公告)号：US07725677B1

公开(公告)日：2010-05-25

申请号：US12033784

申请日：2008-02-19

申请人： H. Peter Anvin ,  Alex Klaiber ,  Guillermo J. Rozas ,  Parag Gupta

发明人： H. Peter Anvin ,  Alex Klaiber ,  Guillermo J. Rozas ,  Parag Gupta

IPC分类号： G06F12/00

CPC分类号： G06F9/355 ,  G06F9/30101

摘要： A method and apparatus for breaking complex X86 segment operations and segmented memory addressing into explicit sub-operations so that they may be exposed to compiler or translator-based optimizations.

摘要翻译： 一种用于将复杂X86段操作和分段存储器寻址分解为显式子操作的方法和装置，以便将其暴露于基于编译器或基于翻译器的优化。

公开(公告)号：US5905855A

公开(公告)日：1999-05-18

申请号：US807542

申请日：1997-02-28

申请人： Alex Klaiber ,  Robert Bedichek ,  David Keppel

发明人： Alex Klaiber ,  Robert Bedichek ,  David Keppel

IPC分类号： G06F11/28 ,  G06F11/16 ,  G06F11/34 ,  G06F11/36 ,  G06F11/26

CPC分类号： G06F11/3688 ,  G06F11/1641

摘要： A computer implemented process for detecting errors in computer systems including the steps of executing sequences of instructions of a software program on each of a reference system and a test system, detecting and recording state of the reference system and the test system at comparable points in the execution of the program, and comparing the detected state of the reference system and the test system at selectable comparable points in the sequence of instructions including the end of the sequence of instructions. In a particular embodiment, the execution of portions of the sequence of instructions between selectable comparable points on each of the reference system and the test system is automatically replayed if a difference in compared state of the systems is detected.

摘要翻译： 一种用于检测计算机系统中的错误的计算机实现过程，包括以下步骤：在参考系统和测试系统中的每一个上执行软件程序的指令序列，在参考系统和测试系统的相似点处检测和记录参考系统和测试系统的状态 执行程序，以及在包括指令序列的结束的指令序列中的可选择的可比较点处比较检测到的参考系统和测试系统的状态。 在特定实施例中，如果检测到系统的比较状态的差异，则在参考系统和测试系统中的每个参考系之间的可选择可比点之间的指令序列的部分的执行被自动重放。