公开(公告)号：US09026870B2

公开(公告)日：2015-05-05

申请号：US13800605

申请日：2013-03-13

Applicant: Samsung Electronics Co., Ltd.

Inventor： Jung-kuk Lee ,  Sang-seok Kang ,  Woo-seop Kim ,  Hyun-soo Kim

IPC: G11C29/00 ,  G11C29/08 ,  G11C29/56 ,  G11C29/14 ,  G11C7/22 ,  G11C11/4096 ,  G11C5/04 ,  G11C11/40 ,  G11C29/04

CPC classification number: G11C29/08 ,  G11C5/04 ,  G11C7/22 ,  G11C11/40 ,  G11C11/4096 ,  G11C29/14 ,  G11C29/56 ,  G11C2029/0401 ,  G11C2029/0407

Abstract: A memory module includes a first rank, a second rank and a test control unit. The first rank includes a plurality of semiconductor memory devices configured to operate in response to a first chip selection signal. The second rank includes a plurality of semiconductor memory devices configured to operate in response to a second chip selection signal. The test control unit is configured to simultaneously enable the first and second chip selection signals to test the first and second ranks in a test mode.

Abstract translation: 存储模块包括第一等级，第二等级和测试控制单元。 第一级包括被配置为响应于第一芯片选择信号而工作的多个半导体存储器件。 第二级包括被配置为响应于第二芯片选择信号而工作的多个半导体存储器件。 测试控制单元被配置为在测试模式中同时使得第一和第二芯片选择信号能够测试第一和第二等级。

公开(公告)号：US20140032984A1

公开(公告)日：2014-01-30

申请号：US13800605

申请日：2013-03-13

Applicant: SAMSUNG ELECTRONICS CO., LTD.

Inventor： Jung-kuk Lee ,  Sang-seok Kang ,  Woo-seop Kim ,  Hyun-soo Kim

IPC: G11C29/08

CPC classification number: G11C29/08 ,  G11C5/04 ,  G11C7/22 ,  G11C11/40 ,  G11C11/4096 ,  G11C29/14 ,  G11C29/56 ,  G11C2029/0401 ,  G11C2029/0407

Abstract: A memory module includes a first rank, a second rank and a test control unit. The first rank includes a plurality of semiconductor memory devices configured to operate in response to a first chip selection signal. The second rank includes a plurality of semiconductor memory devices configured to operate in response to a second chip selection signal. The test control unit is configured to simultaneously enable the first and second chip selection signals to test the first and second ranks in a test mode.

Abstract translation: 存储模块包括第一等级，第二等级和测试控制单元。 第一级包括被配置为响应于第一芯片选择信号而工作的多个半导体存储器件。 第二级包括被配置为响应于第二芯片选择信号而工作的多个半导体存储器件。 测试控制单元被配置为在测试模式中同时使得第一和第二芯片选择信号能够测试第一和第二等级。