公开(公告)号：US10474480B2

公开(公告)日：2019-11-12

申请号：US14990254

申请日：2016-01-07

Applicant: Samsung Electronics Co., Ltd.

Inventor： Suk-Jae Lee ,  Yong-Chae Jung ,  A-Reum Kim ,  Jung-Won Lee ,  Chong-Yoon Chung

IPC: G06F9/451 ,  G06F3/0484 ,  G06F3/14 ,  G06F3/0481 ,  G09G5/14 ,  H04M1/725

Abstract: Methods and an electronic device are provided for displaying one or more items. An aspect ratio of each of the items is determined. A full screen is divided into regions. Each of the regions has an aspect ratio that is the same as that of a respective one of the items. The items are simultaneously displayed in the regions.

公开(公告)号：USD746865S1

公开(公告)日：2016-01-05

申请号：US29478604

申请日：2014-01-07

Applicant: Samsung Electronics Co., Ltd.

Designer： Ui-Jeong Park ,  Hee-Kyung Jeon ,  Yong-Chae Jung ,  Hyung-Joo Jin

公开(公告)号：USD745567S1

公开(公告)日：2015-12-15

申请号：US29478602

申请日：2014-01-07

Applicant: Samsung Electronics Co., Ltd.

Designer： Ui-Jeong Park ,  Na-Young Kim ,  Yong-Chae Jung ,  Hyung-Joo Jin

公开(公告)号：USD737836S1

公开(公告)日：2015-09-01

申请号：US29457124

申请日：2013-06-07

Applicant: Samsung Electronics Co., Ltd.

Designer： Yong-Chae Jung

公开(公告)号：USD770514S1

公开(公告)日：2016-11-01

申请号：US29531376

申请日：2015-06-25

Applicant: Samsung Electronics Co., Ltd.

Designer： Hyo-Jin Bae ,  Yong-Chae Jung ,  Min-Hae Kim

CPC classification number: G06F3/04817

公开(公告)号：USD746861S1

公开(公告)日：2016-01-05

申请号：US29478426

申请日：2014-01-05

Applicant: Samsung Electronics Co., Ltd.

Designer： Ui-Jeong Park ,  Hee-Kyung Jeon ,  Yong-Chae Jung ,  Hyung-Joo Jin

公开(公告)号：USD745561S1

公开(公告)日：2015-12-15

申请号：US29478425

申请日：2014-01-05

Applicant: Samsung Electronics Co., Ltd.

Designer： Ui-Jeong Park ,  Hee-Kyung Jeon ,  Yong-Chae Jung ,  Hyung-Joo Jin

公开(公告)号：USD738891S1

公开(公告)日：2015-09-15

申请号：US29531395

申请日：2015-06-25

Applicant: Samsung Electronics Co., Ltd.

Designer： Hyo-Jin Bae ,  Yong-Chae Jung ,  Min-Hae Kim

CPC classification number: G06F3/04817

公开(公告)号：USD730936S1

公开(公告)日：2015-06-02

申请号：US29458172

申请日：2013-06-17

Applicant: Samsung Electronics Co., Ltd.

Designer： Yong-Chae Jung ,  Su-Hyun Na

公开(公告)号：US20150091078A1

公开(公告)日：2015-04-02

申请号：US14564364

申请日：2014-12-09

Applicant: SAMSUNG ELECTRONICS CO., LTD.

Inventor： Kyung-Tae Jang ,  Myoung-Bum Lee ,  Ji-Youn Seo ,  Chang-Won Lee ,  Yong-Chae Jung ,  Woong-Hee Sohn

IPC: H01L27/115 ,  H01L29/66

CPC classification number: H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L29/66666 ,  H01L29/66833 ,  H01L29/7926

Abstract: A semiconductor device includes a substrate, a plurality of insulating layers vertically stacked on the substrate, a plurality of channels arranged in vertical openings formed through at least some of the plurality of insulating layers, and a plurality of portions alternatingly positioned with the plurality of insulating layers in the vertical direction. At least some of the portions are adjacent corresponding channels of the plurality of channels. Each of the portions includes a conductive barrier pattern formed on an inner wall of the portion, a filling layer pattern positioned in the portion on the conductive barrier pattern, and a gate electrode positioned in a remaining area of the portion not occupied by the conductive barrier or filling layer pattern.

Abstract translation: 半导体器件包括衬底，垂直堆叠在衬底上的多个绝缘层，多个通道，布置在通过多个绝缘层中的至少一些形成的垂直开口中，以及多个部分交替地与多个绝缘体 层在垂直方向。 这些部分中的至少一些是相邻的多个通道的相应通道。 每个部分包括形成在该部分的内壁上的导电阻挡图案，位于导电阻挡图案上的部分中的填充层图案，以及位于未被导电屏障占据部分的剩余区域中的栅电极 或填充层图案。