公开(公告)号：US20080080278A1

公开(公告)日：2008-04-03

申请号：US11775313

申请日：2007-07-10

申请人： Sang Hoon SHIN ,  Seung Wook KWACK

发明人： Sang Hoon SHIN ,  Seung Wook KWACK

IPC分类号： G11C7/00 ,  G11C7/10

CPC分类号： G11C7/1078 ,  G11C7/1048 ,  G11C7/1087 ,  G11C7/1096 ,  G11C7/18

摘要： A write driver control circuit controls operations of a write driver, which amplifies and transmits data of a pair of global input/output lines to a pair of local input/output lines in a write operation. A single type latch section compares states of first and second data of the pair of global input/output lines differentially inputted in a first status and then outputs a first output signal to a first output node; compares states of the first and second data differentially inputted in a second status and then outputs a second output signal to a second output node; and continuously latches states of the first and second output nodes before a precharge operation starts. A precharge controller equalizes and precharges the first and second output nodes in the precharge operation. An output section outputs first and second driver signals and first and second latch signals to control the write driver.

摘要翻译： 写入驱动器控制电路控制写入驱动器的操作，该写入驱动器在写入操作中将一对全局输入/输出线的数据放大并发送到一对本地输入/输出线。 单个类型的锁存部分比较在第一状态中差分地输入的一对全局输入/输出线的第一和第二数据的状态，然后将第一输出信号输出到第一输出节点; 比较在第二状态下差分输入的第一和第二数据的状态，然后将第二输出信号输出到第二输出节点; 并且在预充电操作开始之前连续锁存第一和第二输出节点的状态。 预充电控制器在预充电操作中对第一和第二输出节点进行均衡和预充电。 输出部分输出第一和第二驱动器信号以及第一和第二锁存信号以控制写入驱动器。

公开(公告)号：US20120213011A1

公开(公告)日：2012-08-23

申请号：US13219622

申请日：2011-08-27

申请人： Seung Wook KWACK

发明人： Seung Wook KWACK

IPC分类号： G11C7/10 ,  G11C7/00

CPC分类号： G11C7/1051 ,  G11C7/1009 ,  G11C7/1057 ,  G11C7/106 ,  G11C7/1078 ,  G11C7/1084 ,  G11C7/1096 ,  G11C7/22

摘要： A semiconductor memory apparatus includes: a data output signal transmitter configured to receive a data signal and a data mask signal and transmit a data output signal through a global data line, the data output signal being outputted by determining whether the data signal is masked or not; and a write driver configured to receive the data output signal through the global data line and input the received data output signal to a local data line corresponding to the data output signal.

摘要翻译： 半导体存储装置包括：数据输出信号发送器，被配置为接收数据信号和数据屏蔽信号，并通过全局数据线发送数据输出信号，所述数据输出信号通过确定数据信号是否被屏蔽而被输出 ; 以及写入驱动器，被配置为通过全局数据线接收数据输出信号，并将接收到的数据输出信号输入到对应于数据输出信号的本地数据线。

公开(公告)号：US20120120743A1

公开(公告)日：2012-05-17

申请号：US13181851

申请日：2011-07-13

申请人： Seung Wook KWACK

发明人： Seung Wook KWACK

IPC分类号： G11C8/18 ,  G11C7/00

CPC分类号： G11C7/1009 ,  G11C7/1063 ,  G11C7/22 ,  G11C7/222

摘要： A semiconductor memory apparatus includes a shared pad which is configured to output a read operation control signal in a read operation and receive a write operation control signal in a write operation.

摘要翻译： 一种半导体存储装置，包括：共享焊盘，其被配置为在读取操作中输出读取操作控制信号，并在写入操作中接收写入操作控制信号。

公开(公告)号：US20110026337A1

公开(公告)日：2011-02-03

申请号：US12645384

申请日：2009-12-22

申请人： Seung Wook KWACK

发明人： Seung Wook KWACK

IPC分类号： G11C7/00 ,  G11C8/00

CPC分类号： G11C7/18 ,  G11C8/12 ,  G11C2207/002

摘要： A circuit includes a data input/output unit configured to connect to a first memory bank and a second memory bank. The data input/output unit includes a data switching unit configured to be selectively coupled with the first or second memory bank in response to a bank selection signal, and an input/output driver configured to amplify an output of the data switching unit and transfer the amplified output to a global data line during the read operation, and configured to amplify data from the global data line and transfer the amplified data to the data switching unit during the write operation.

摘要翻译： 电路包括被配置为连接到第一存储体和第二存储体的数据输入/输出单元。 数据输入/输出单元包括数据切换单元，配置为响应于存储体选择信号而与第一或第二存储体选择性耦合;以及输入/输出驱动器，其被配置为放大数据切换单元的输出并传送 在读取操作期间将其放大到全局数据线，并且被配置为在写入操作期间放大来自全局数据线的数据并将放大的数据传送到数据交换单元。

公开(公告)号：US20110075503A1

公开(公告)日：2011-03-31

申请号：US12650790

申请日：2009-12-31

申请人： Seung Wook KWACK ,  Kae Dal KWACK

发明人： Seung Wook KWACK ,  Kae Dal KWACK

IPC分类号： G11C8/00 ,  G11C8/10

CPC分类号： G11C7/12 ,  G11C8/10

摘要： A main decoding circuit includes a shared column selection signal generating unit and a switching unit. The shared column selection signal generating unit receives a column decoding signal to generate a shared column selection signal. The switching unit selectively provides the shared column selection signal to one of a column selection line of a first memory bank and a column selection line of a second memory bank in response to a bank selection signal.

摘要翻译： 主解码电路包括共享列选择信号生成单元和切换单元。 共享列选择信号生成单元接收列解码信号，生成共享列选择信号。 开关单元响应于存储体选择信号，选择性地将共享列选择信号提供给第一存储体的列选择行和第二存储体的列选择行之一。

公开(公告)号：US20130033943A1

公开(公告)日：2013-02-07

申请号：US13341435

申请日：2011-12-30

申请人： Seung Wook KWACK

发明人： Seung Wook KWACK

IPC分类号： G11C7/10 ,  G11C7/12 ,  G11C7/06

CPC分类号： G11C7/1069 ,  G11C7/1096

摘要： A data input/output circuit includes: an amplification unit configured to generate a data signal by amplifying data of a first input/output line coupled to a bank during a read operation, and generate a driving signal by amplifying data of a second input/output line coupled to a data input/output pad during a write operation; a read driving unit configured to drive the second input/output line in response to the data signal during the read operation; and a write driving unit configured to drive the first input/output line in response to the driving signal during the write operation.

摘要翻译： 数据输入/输出电路包括：放大单元，被配置为通过在读取操作期间放大耦合到存储体的第一输入/输出线的数据来产生数据信号，并且通过放大第二输入/输出的数据来产生驱动信号 在写入操作期间耦合到数据输入/输出焊盘的线; 读取驱动单元，被配置为在读取操作期间响应于所述数据信号来驱动所述第二输入/输出线; 以及写入驱动单元，被配置为在写入操作期间响应于驱动信号来驱动第一输入/输出线。

公开(公告)号：US20120213019A1

公开(公告)日：2012-08-23

申请号：US13459660

申请日：2012-04-30

申请人： Seung Wook KWACK ,  Kae Dal KWACK

发明人： Seung Wook KWACK ,  Kae Dal KWACK

IPC分类号： G11C8/18

CPC分类号： G11C7/1048 ,  G11C7/1042 ,  G11C7/18 ,  G11C8/12 ,  G11C2207/002

摘要： A semiconductor memory apparatus includes: a first bit line of to a first memory bank; a first middle input/output line configured to be electrically connected to the first bit line; a second bit line of a second memory bank; a second middle input/output line configured to be electrically connected to the second bit line; and a shared local input/output line configured to be electrically connected to the first and second middle input/output lines. A bank selection signal controls both the electrical connection between the shared local input/output line and the first middle input/output line and the electrical connection between the shared local input/output line and the second middle input/output line.

摘要翻译： 半导体存储装置包括：第一存储体的第一位线; 配置为电连接到第一位线的第一中间输入/输出线; 第二存储体的第二位线; 被配置为电连接到所述第二位线的第二中间输入/输出线; 以及配置为电连接到第一和第二中间输入/输出线的共享本地输入/输出线。 存储体选择信号控制共享的本地输入/输出线与第一中间输入/输出线之间的电连接以及共享的本地输入/输出线与第二中间输入/输出线之间的电连接。

公开(公告)号：US20110085393A1

公开(公告)日：2011-04-14

申请号：US12650771

申请日：2009-12-31

申请人： Seung Wook KWACK ,  Kae Dal KWACK

发明人： Seung Wook KWACK ,  Kae Dal KWACK

IPC分类号： G11C7/00 ,  G11C8/00

CPC分类号： G11C7/1048 ,  G11C7/1042 ,  G11C7/18 ,  G11C8/12 ,  G11C2207/002

摘要： A semiconductor memory apparatus includes: a first bit line of to a first memory bank; a first middle input/output line configured to be electrically connected to the first bit line; a second bit line of a second memory bank; a second middle input/output line configured to be electrically connected to the second bit line; and a shared local input/output line configured to be electrically connected to the first and second middle input/output lines. A bank selection signal controls both the electrical connection between the shared local input/output line and the first middle input/output line and the electrical connection between the shared local input/output line and the second middle input/output line.

摘要翻译： 半导体存储装置包括：第一存储体的第一位线; 配置为电连接到第一位线的第一中间输入/输出线; 第二存储体的第二位线; 被配置为电连接到所述第二位线的第二中间输入/输出线; 以及配置为电连接到第一和第二中间输入/输出线的共享本地输入/输出线。 存储体选择信号控制共享的本地输入/输出线与第一中间输入/输出线之间的电连接以及共享的本地输入/输出线与第二中间输入/输出线之间的电连接。