公开(公告)号：US08716081B2

公开(公告)日：2014-05-06

申请号：US11686475

申请日：2007-03-15

申请人： Lee Wee Teo ,  Yong Meng Lee ,  Zhao Lun ,  Chung Woh Lai ,  Shyue Seng Tan ,  Jeffrey Chee ,  Shailendra Mishra ,  Johnny Widodo

发明人： Lee Wee Teo ,  Yong Meng Lee ,  Zhao Lun ,  Chung Woh Lai ,  Shyue Seng Tan ,  Jeffrey Chee ,  Shailendra Mishra ,  Johnny Widodo

IPC分类号： H01L29/76

CPC分类号： H01L29/94 ,  H01L27/10805 ,  H01L27/1085 ,  H01L27/11

摘要： A method and structure for a memory device, such as a 1T-SRAM, having a capacitor top plate directly over a doped bottom plate region. An example device comprises the following. An isolation film formed as to surround an active area on a substrate. A gate dielectric and gate electrode formed over a portion of the active area. A source element and a drain element in the substrate adjacent to the gate electrode. The drain element is comprised of a drain region and a bottom plate region. The drain region is between the bottom plate region and the gate structure. A capacitor dielectric and a capacitor top plate are over at least portions of the bottom plate region.

摘要翻译： 用于诸如1T-SRAM的存储器件的方法和结构，其具有直接在掺杂底板区域上方的电容器顶板。 示例设备包括以下。 形成为围绕衬底上的有源区域的隔离膜。 形成在有源区域的一部分上的栅极电介质和栅电极。 与栅电极相邻的衬底中的源极元件和漏极元件。 漏极元件由漏区和底板区组成。 漏极区域位于底板区域和栅极结构之间。 电容器电介质和电容器顶板在底板区域的至少部分上方。

公开(公告)号：US20080157223A1

公开(公告)日：2008-07-03

申请号：US11617552

申请日：2006-12-28

申请人： Lee Wee Teo ,  Yong Meng Lee ,  Jeffrey Chee ,  Shyue Seng Tan ,  Chung Woh Lai ,  Johnny Widodo ,  Zhao Lun ,  Shailendra Mishra

发明人： Lee Wee Teo ,  Yong Meng Lee ,  Jeffrey Chee ,  Shyue Seng Tan ,  Chung Woh Lai ,  Johnny Widodo ,  Zhao Lun ,  Shailendra Mishra

IPC分类号： H01L27/088 ,  H01L21/77 ,  G06F17/50

CPC分类号： H01L21/823807 ,  G06F17/5063 ,  H01L21/823412 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/092 ,  H01L29/7843

摘要： A method is provided for manufacturing an integrated circuit having a plurality of MOSFET devices, comprising the steps of: providing a plurality of MOSFET devices each having a first and a second structural parameter associated therewith, wherein a value of one of the first and a second structural parameter of each device is selected to provide a value of a performance parameter of the device substantially equal to a predetermined reference value, the predetermined reference value being the same for each device.

摘要翻译： 提供了一种用于制造具有多个MOSFET器件的集成电路的方法，包括以下步骤：提供多个MOSFET器件，每个MOSFET器件具有与其相关联的第一和第二结构参数，其中第一和第二 选择每个设备的结构参数以提供设备的性能参数的值基本上等于预定参考值，所述预定参考值对于每个设备是相同的。

公开(公告)号：US20080150074A1

公开(公告)日：2008-06-26

申请号：US11614961

申请日：2006-12-21

申请人： Shailendra Mishra ,  Lee Wee Teo ,  Yong Meng Lee ,  Zhao Lun ,  Chung Woh Lai ,  Shyue Seng Tan ,  Jeffrey Chee ,  Johnny Widodo

发明人： Shailendra Mishra ,  Lee Wee Teo ,  Yong Meng Lee ,  Zhao Lun ,  Chung Woh Lai ,  Shyue Seng Tan ,  Jeffrey Chee ,  Johnny Widodo

IPC分类号： H01L21/762 ,  H01L29/06

CPC分类号： H01L21/76232 ,  H01L21/76283 ,  H01L21/823481

摘要： An integrated circuit system is provided including providing a substrate, forming an isolation structure base in the substrate without removal of the substrate, and forming a first transistor in the substrate next to the isolation structure base.

摘要翻译： 提供一种集成电路系统，包括提供衬底，在衬底中形成隔离结构基底而不去除衬底，以及在隔离结构基底旁边的衬底中形成第一晶体管。

公开(公告)号：US08053327B2

公开(公告)日：2011-11-08

申请号：US11614961

申请日：2006-12-21

申请人： Shailendra Mishra ,  Lee Wee Teo ,  Yong Meng Lee ,  Zhao Lun ,  Chung Woh Lai ,  Shyue Seng Tan ,  Jeffrey Chee ,  Johnny Widodo

发明人： Shailendra Mishra ,  Lee Wee Teo ,  Yong Meng Lee ,  Zhao Lun ,  Chung Woh Lai ,  Shyue Seng Tan ,  Jeffrey Chee ,  Johnny Widodo

IPC分类号： H01L21/76 ,  H01L21/00

CPC分类号： H01L21/76232 ,  H01L21/76283 ,  H01L21/823481

摘要： An integrated circuit system is provided including providing a substrate, forming an isolation structure base in the substrate without removal of the substrate, and forming a first transistor in the substrate next to the isolation structure base.

摘要翻译： 提供一种集成电路系统，包括提供衬底，在衬底中形成隔离结构基底而不去除衬底，以及在隔离结构基底旁边的衬底中形成第一晶体管。

公开(公告)号：US07999300B2

公开(公告)日：2011-08-16

申请号：US12361521

申请日：2009-01-28

申请人： Zhao Lun ,  James Yong Meng Lee ,  Lee Wee Teo ,  Shyue Seng Tan ,  Chung Woh Lai ,  Johnny Widodo ,  Shailendra Mishra ,  Jeffrey Chee

发明人： Zhao Lun ,  James Yong Meng Lee ,  Lee Wee Teo ,  Shyue Seng Tan ,  Chung Woh Lai ,  Johnny Widodo ,  Shailendra Mishra ,  Jeffrey Chee

IPC分类号： H01L27/108

CPC分类号： H01L27/11 ,  H01L27/1085 ,  H01L27/1087 ,  H01L28/88 ,  H01L29/66181 ,  Y10S257/903

摘要： A memory cell includes a substrate, an access transistor and a storage capacitor. The access transistor comprising a gate stack disposed on the substrate, and a first and second diffusion region located on a first and second opposing sides of the gate stack. The storage capacitor comprises a first capacitor plate comprising a portion embedded within the substrate below the first diffusion region, a second capacitor plate and a capacitor dielectric sandwiched between the embedded portion of the first capacitor plate. At least a portion of the first diffusion region forms the second capacitor plate.

摘要翻译： 存储单元包括衬底，存取晶体管和存储电容器。 所述存取晶体管包括设置在所述衬底上的栅极堆叠，以及位于所述栅极堆叠的第一和第二相对侧上的第一和第二扩散区域。 存储电容器包括：第一电容器板，包括嵌入在第一扩散区域下方的衬底内的部分，第二电容器板和夹在第一电容器板的嵌入部分之间的电容器电介质。 第一扩散区的至少一部分形成第二电容器板。

公开(公告)号：US20080224228A1

公开(公告)日：2008-09-18

申请号：US11686475

申请日：2007-03-15

申请人： Lee Wee Teo ,  Yong Meng Lee ,  Zhao Lun ,  Chung Woh Lai ,  Shyue Seng Tan ,  Jeffrey Chee ,  Shailendra Mishra ,  Johnny Widodo

发明人： Lee Wee Teo ,  Yong Meng Lee ,  Zhao Lun ,  Chung Woh Lai ,  Shyue Seng Tan ,  Jeffrey Chee ,  Shailendra Mishra ,  Johnny Widodo

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/00

CPC分类号： H01L29/94 ,  H01L27/10805 ,  H01L27/1085 ,  H01L27/11

摘要： A method and structure for a memory device, such as a 1T-SRAM, having a capacitor top plate directly over a doped bottom plate region. An example device comprises the following. An isolation film formed as to surround an active area on a substrate. A gate dielectric and gate electrode formed over a portion of the active area. A source element and a drain element in the substrate adjacent to the gate electrode. The drain element is comprised of a drain region and a bottom plate region. The drain region is between the bottom plate region and the gate structure. A capacitor dielectric and a capacitor top plate are over at least portions of the bottom plate region.

摘要翻译： 用于诸如1T-SRAM的存储器件的方法和结构，其具有直接在掺杂底板区域上方的电容器顶板。 示例设备包括以下。 形成为围绕衬底上的有源区域的隔离膜。 形成在有源区域的一部分上的栅极电介质和栅电极。 与栅电极相邻的衬底中的源极元件和漏极元件。 漏极元件由漏区和底板区组成。 漏极区域位于底板区域和栅极结构之间。 电容器电介质和电容器顶板在底板区域的至少部分上方。

公开(公告)号：US08274115B2

公开(公告)日：2012-09-25

申请号：US12050956

申请日：2008-03-19

申请人： Lee Wee Teo ,  Chung Woh Lai ,  Johnny Widodo ,  Shyue Seng Tan ,  Shailendra Mishra ,  Zhao Lun ,  Yong Meng Lee ,  Jeffrey Chee

发明人： Lee Wee Teo ,  Chung Woh Lai ,  Johnny Widodo ,  Shyue Seng Tan ,  Shailendra Mishra ,  Zhao Lun ,  Yong Meng Lee ,  Jeffrey Chee

IPC分类号： H01L27/12

CPC分类号： H01L21/823807 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/045 ,  H01L29/1054 ,  H01L29/7849

摘要： A hybrid orientation substrate includes a base substrate having a first orientation, a first surface layer having a first orientation disposed on the base substrate in a first region, and a second surface layer disposed on the base substrate in a second region. The second surface layer has an upper sub-layer having a second orientation, and a lower sub-layer between the base substrate and the upper sub-layer. The lower sub-layer having a first stress induces a second stress on the upper sub-layer.

摘要翻译： 混合取向基板包括具有第一取向的基底基板，在第一区域中具有设置在基底基板上的第一取向的第一表面层和在第二区域中设置在基底基板上的第二表面层。 第二表层具有具有第二取向的上子层和在基底基板和上子层之间的下子层。 具有第一应力的下部子层在上部子层上引起第二应力。

公开(公告)号：US07932178B2

公开(公告)日：2011-04-26

申请号：US11617552

申请日：2006-12-28

申请人： Lee Wee Teo ,  Yong Meng Lee ,  Jeffrey Chee ,  Shyue Seng Tan ,  Chung Woh Lai ,  Johnny Widodo ,  Zhao Lun ,  Shailendra Mishra

发明人： Lee Wee Teo ,  Yong Meng Lee ,  Jeffrey Chee ,  Shyue Seng Tan ,  Chung Woh Lai ,  Johnny Widodo ,  Zhao Lun ,  Shailendra Mishra

IPC分类号： H01L21/44

CPC分类号： H01L21/823807 ,  G06F17/5063 ,  H01L21/823412 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/092 ,  H01L29/7843

摘要： A method is provided for manufacturing an integrated circuit having a plurality of MOSFET devices, comprising the steps of: providing a plurality of MOSFET devices each having a first and a second structural parameter associated therewith, wherein a value of one of the first and a second structural parameter of each device is selected to provide a value of a performance parameter of the device substantially equal to a predetermined reference value, the predetermined reference value being the same for each device.

摘要翻译： 提供了一种用于制造具有多个MOSFET器件的集成电路的方法，包括以下步骤：提供多个MOSFET器件，每个MOSFET器件具有与其相关联的第一和第二结构参数，其中第一和第二 选择每个设备的结构参数以提供设备的性能参数的值基本上等于预定参考值，所述预定参考值对于每个设备是相同的。

公开(公告)号：US20090236663A1

公开(公告)日：2009-09-24

申请号：US12050956

申请日：2008-03-19

申请人： Lee Wee Teo ,  Chung Woh Lai ,  Johnny Widodo ,  Shyue Seng Tan ,  Shailendra Mishra ,  Zhao Lun ,  Yong Meng Lee ,  Jeffrey Chee

发明人： Lee Wee Teo ,  Chung Woh Lai ,  Johnny Widodo ,  Shyue Seng Tan ,  Shailendra Mishra ,  Zhao Lun ,  Yong Meng Lee ,  Jeffrey Chee

IPC分类号： H01L29/786 ,  H01L21/76 ,  H01L23/58

CPC分类号： H01L21/823807 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/045 ,  H01L29/1054 ,  H01L29/7849

摘要： A hybrid orientation substrate includes a base substrate having a first orientation, a first surface layer having a first orientation disposed on the base substrate in a first region, and a second surface layer disposed on the base substrate in a second region. The second surface layer has an upper sub-layer having a second orientation, and a lower sub-layer between the base substrate and the upper sub-layer. The lower sub-layer having a first stress induces a second stress on the upper sub-layer.

摘要翻译： 混合取向基板包括具有第一取向的基底基板，在第一区域中具有设置在基底基板上的第一取向的第一表面层和在第二区域中设置在基底基板上的第二表面层。 第二表层具有具有第二取向的上子层和在基底基板和上子层之间的下子层。 具有第一应力的下部子层在上部子层上引起第二应力。

公开(公告)号：US07767577B2

公开(公告)日：2010-08-03

申请号：US12031693

申请日：2008-02-14

申请人： Johnny Widodo ,  Liang Choo Hsia ,  James Yong Meng Lee ,  Wen Zhi Gao ,  Zhao Lun ,  Huang Liu ,  Chung Woh Lai ,  Shailendra Mishra ,  Yew Tuck Chow ,  Fang Chen ,  Shiang Yang Ong

发明人： Johnny Widodo ,  Liang Choo Hsia ,  James Yong Meng Lee ,  Wen Zhi Gao ,  Zhao Lun ,  Huang Liu ,  Chung Woh Lai ,  Shailendra Mishra ,  Yew Tuck Chow ,  Fang Chen ,  Shiang Yang Ong

IPC分类号： H01L21/4763 ,  H01L21/8234

CPC分类号： H01L29/41783 ,  H01L21/28518 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823443 ,  H01L29/41725 ,  H01L29/665 ,  H01L29/7833

摘要： A processing layer, such as silicon, is formed on a metal silicide contact followed by a metal layer. The silicon and metal layers are annealed to increase the thickness of the metal silicide contact. By selectively increasing the thickness of silicide contacts, Rs of transistors in iso and nested regions can be matched.

摘要翻译： 在金属硅化物接触之后形成金属层，例如硅的处理层。 对硅和金属层进行退火以增加金属硅化物接触的厚度。 通过选择性地增加硅化物接触的厚度，可以匹配异和嵌套区域中的晶体管的Rs。