公开(公告)号：US06686283B1

公开(公告)日：2004-02-03

申请号：US09498083

申请日：2000-02-04

申请人： Shawn T. Walsh ,  John E. Campbell ,  Somit Joshi ,  James B. Friedmann ,  Michael J. McGranaghan ,  Janice D. Makos ,  Arun Sivasothy ,  Troy A. Yocum ,  Jaideep Mavoori ,  Wayne A. Bather ,  Joe G. Tran ,  Ju-Ai Ruan ,  Michelle L. Hartsell ,  Gregory B. Shinn

发明人： Shawn T. Walsh ,  John E. Campbell ,  Somit Joshi ,  James B. Friedmann ,  Michael J. McGranaghan ,  Janice D. Makos ,  Arun Sivasothy ,  Troy A. Yocum ,  Jaideep Mavoori ,  Wayne A. Bather ,  Joe G. Tran ,  Ju-Ai Ruan ,  Michelle L. Hartsell ,  Gregory B. Shinn

IPC分类号： H01L2176

CPC分类号： H01L21/76229 ,  H01L21/31056

摘要： A method for forming planar isolation structures for integrated circuits. A etch barrier is formed over the isolation fill material and an etch back is performed to remove material above unetched portions of the substrate. The exposed fill material is etched and planarized to form a planar isolation structure.

摘要翻译： 一种用于形成用于集成电路的平面隔离结构的方法。 在隔离填充材料上形成蚀刻阻挡层，并且执行回蚀以去除衬底的未蚀刻部分上方的材料。 将暴露的填充材料蚀刻并平坦化以形成平面隔离结构。