公开(公告)号：US06686283B1

公开(公告)日：2004-02-03

申请号：US09498083

申请日：2000-02-04

申请人： Shawn T. Walsh ,  John E. Campbell ,  Somit Joshi ,  James B. Friedmann ,  Michael J. McGranaghan ,  Janice D. Makos ,  Arun Sivasothy ,  Troy A. Yocum ,  Jaideep Mavoori ,  Wayne A. Bather ,  Joe G. Tran ,  Ju-Ai Ruan ,  Michelle L. Hartsell ,  Gregory B. Shinn

发明人： Shawn T. Walsh ,  John E. Campbell ,  Somit Joshi ,  James B. Friedmann ,  Michael J. McGranaghan ,  Janice D. Makos ,  Arun Sivasothy ,  Troy A. Yocum ,  Jaideep Mavoori ,  Wayne A. Bather ,  Joe G. Tran ,  Ju-Ai Ruan ,  Michelle L. Hartsell ,  Gregory B. Shinn

IPC分类号： H01L2176

CPC分类号： H01L21/76229 ,  H01L21/31056

摘要： A method for forming planar isolation structures for integrated circuits. A etch barrier is formed over the isolation fill material and an etch back is performed to remove material above unetched portions of the substrate. The exposed fill material is etched and planarized to form a planar isolation structure.

摘要翻译： 一种用于形成用于集成电路的平面隔离结构的方法。 在隔离填充材料上形成蚀刻阻挡层，并且执行回蚀以去除衬底的未蚀刻部分上方的材料。 将暴露的填充材料蚀刻并平坦化以形成平面隔离结构。

公开(公告)号：US07189615B2

公开(公告)日：2007-03-13

申请号：US11037530

申请日：2005-01-18

申请人： Satyavolu Srinivas Papa Rao ,  Darius Lammont Crenshaw ,  Stephan Grunow ,  Kenneth D. Brennan ,  Somit Joshi ,  Montray Leavy ,  Phillip D. Matz ,  Sameer Kumar Ajmera ,  Yuri E. Solomentsev

发明人： Satyavolu Srinivas Papa Rao ,  Darius Lammont Crenshaw ,  Stephan Grunow ,  Kenneth D. Brennan ,  Somit Joshi ,  Montray Leavy ,  Phillip D. Matz ,  Sameer Kumar Ajmera ,  Yuri E. Solomentsev

IPC分类号： H01L21/8242

CPC分类号： H01L21/76834 ,  H01L21/288 ,  H01L21/76816 ,  H01L21/76849 ,  H01L23/5223 ,  H01L28/20 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

摘要： The formation of a MIM (metal insulator metal) capacitor (164) and concurrent formation of a resistor (166) is disclosed. A copper diffusion barrier (124) is formed over a copper deposition (110) that serves as a bottom electrode (170) of the capacitor (164). The copper diffusion barrier (124) mitigates unwanted diffusion of copper from the copper deposition (110), and is formed via electro-less deposition such that little to none of the barrier material is deposited at locations other than over a top surface (125) of the deposition of copper/bottom electrode. Subsequently, layers of dielectric (150) and conductive (152) materials are applied to form a dielectric (172) and top electrode (174) of the MIM capacitor (164), respectively, where the layer of conductive top electrode material (152) also functions to concurrently develop the resistor (166) on the same chip as the capacitor (164).

摘要翻译： 公开了MIM（金属绝缘金属）电容器（164）的形成和电阻器（166）的同时形成。 在用作电容器（164）的底部电极（170）的铜沉积（110）上形成铜扩散阻挡层（124）。 铜扩散阻挡层（124）减轻了铜从铜沉积物（110）的不期望的扩散，并且通过无电沉积形成，使得在除了顶部表面（125）之外的位置处几乎不会沉积阻挡材料， 的铜/底电极的沉积。 随后，分别施加介电层（150）和导电（152）材料层以形成MIM电容器（164）的电介质（172）和顶电极（174），其中导电顶电极材料层（152） 还用于同时开发与电容器（164）相同的芯片上的电阻器（166）。

公开(公告)号：US20060160299A1

公开(公告)日：2006-07-20

申请号：US11037530

申请日：2005-01-18

申请人： Satyavolu Rao ,  Darius Crenshaw ,  Stephan Grunow ,  Kenneth Brennan ,  Somit Joshi ,  Montray Leavy ,  Phillip Matz ,  Sameer Ajmera ,  Yuri Solomentsev

发明人： Satyavolu Rao ,  Darius Crenshaw ,  Stephan Grunow ,  Kenneth Brennan ,  Somit Joshi ,  Montray Leavy ,  Phillip Matz ,  Sameer Ajmera ,  Yuri Solomentsev

IPC分类号： H01L21/8242

CPC分类号： H01L21/76834 ,  H01L21/288 ,  H01L21/76816 ,  H01L21/76849 ,  H01L23/5223 ,  H01L28/20 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

摘要： The formation of a MIM (metal insulator metal) capacitor (164) and concurrent formation of a resistor (166) is disclosed. A copper diffusion barrier (124) is formed over a copper deposition (110) that serves as a bottom electrode (170) of the capacitor (164). The copper diffusion barrier (124) mitigates unwanted diffusion of copper from the copper deposition (110), and is formed via electro-less deposition such that little to none of the barrier material is deposited at locations other than over a top surface (125) of the deposition of copper/bottom electrode. Subsequently, layers of dielectric (150) and conductive (152) materials are applied to form a dielectric (172) and top electrode (174) of the MIM capacitor (164), respectively, where the layer of conductive top electrode material (152) also functions to concurrently develop the resistor (166) on the same chip as the capacitor (164).

摘要翻译： 公开了MIM（金属绝缘金属）电容器（164）的形成和电阻器（166）的同时形成。 在用作电容器（164）的底部电极（170）的铜沉积（110）上形成铜扩散阻挡层（124）。 铜扩散阻挡层（124）减轻了铜从铜沉积物（110）的不期望的扩散，并且通过无电沉积形成，使得在除了顶部表面（125）之外的位置处几乎不会沉积阻挡材料， 的铜/底电极的沉积。 随后，分别施加介电层（150）和导电（152）材料层以形成MIM电容器（164）的电介质（172）和顶电极（174），其中导电顶电极材料层（152） 还用于同时开发与电容器（164）相同的芯片上的电阻器（166）。