公开(公告)号：US20100270622A1

公开(公告)日：2010-10-28

申请号：US12831815

申请日：2010-07-07

申请人： Mahalingam NANDAKUMAR ,  Wayne A. BATHER ,  Narendra Singh MEHTA ,  Lahir Shaik ADAM

发明人： Mahalingam NANDAKUMAR ,  Wayne A. BATHER ,  Narendra Singh MEHTA ,  Lahir Shaik ADAM

IPC分类号： H01L27/088 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L29/4983 ,  H01L29/6656 ,  H01L29/7843

摘要： The present invention provides a method for manufacturing a semiconductor device as well as a semiconductor device. The method, among other steps, may include forming a gate structure over a substrate, and forming a strain inducing sidewall spacer proximate a sidewall of the gate structure, the strain inducing sidewall configured to introduce strain in a channel region below the gate structure.

摘要翻译： 本发明提供一种半导体器件的制造方法以及半导体器件。 除了其他步骤之外，该方法可以包括在衬底上形成栅极结构，以及在栅极结构的侧壁附近形成应变诱导侧壁间隔，所述应变诱导侧壁被配置为在栅极结构下方的沟道区域中引入应变。

公开(公告)号：US06812073B2

公开(公告)日：2004-11-02

申请号：US10316468

申请日：2002-12-10

申请人： Haowen Bu ,  Amitabh Jain ,  Wayne A. Bather ,  Stephanie Watts Butler

发明人： Haowen Bu ,  Amitabh Jain ,  Wayne A. Bather ,  Stephanie Watts Butler

IPC分类号： H01L2100

CPC分类号： H01L29/6659 ,  H01L29/6656 ,  H01L29/7833

摘要： A method of forming a semiconductor device includes forming one or more sidewall spacer layers on the outer surface of a gate stack. At least one region of an at least partially formed semiconductor device is doped. First and second sidewall bodies are formed on opposing sides of the gate stack. The formation of the first and second sidewall bodies includes forming a first sidewall-forming layer on the outward surface of the gate stack and the sidewall spacer layers, exposing the semiconductor device to a heating cycle in a single wafer reactor, and forming a second sidewall-forming layer on the outward surface of the first sidewall-forming layer. The formation of the second sidewall-forming layer occurs in an environment that substantially minimizes dopant loss and deactivation in the at least one region of the partially formed semiconductor device.

摘要翻译： 形成半导体器件的方法包括在栅叠层的外表面上形成一个或多个侧壁间隔层。 至少部分形成的半导体器件的至少一个区域被掺杂。 第一和第二侧壁体形成在栅极堆叠的相对侧上。 第一和第二侧壁体的形成包括在栅极堆叠的外表面和侧壁间隔层上形成第一侧壁形成层，将半导体器件暴露于单个晶片反应器中的加热循环，以及形成第二侧壁 在第一侧壁形成层的外表面上形成层。 第二侧壁形成层的形成发生在基本上最小化部分形成的半导体器件的至少一个区域中的掺杂剂损失和失活的环境中。

公开(公告)号：US06686283B1

公开(公告)日：2004-02-03

申请号：US09498083

申请日：2000-02-04

申请人： Shawn T. Walsh ,  John E. Campbell ,  Somit Joshi ,  James B. Friedmann ,  Michael J. McGranaghan ,  Janice D. Makos ,  Arun Sivasothy ,  Troy A. Yocum ,  Jaideep Mavoori ,  Wayne A. Bather ,  Joe G. Tran ,  Ju-Ai Ruan ,  Michelle L. Hartsell ,  Gregory B. Shinn

发明人： Shawn T. Walsh ,  John E. Campbell ,  Somit Joshi ,  James B. Friedmann ,  Michael J. McGranaghan ,  Janice D. Makos ,  Arun Sivasothy ,  Troy A. Yocum ,  Jaideep Mavoori ,  Wayne A. Bather ,  Joe G. Tran ,  Ju-Ai Ruan ,  Michelle L. Hartsell ,  Gregory B. Shinn

IPC分类号： H01L2176

CPC分类号： H01L21/76229 ,  H01L21/31056

摘要： A method for forming planar isolation structures for integrated circuits. A etch barrier is formed over the isolation fill material and an etch back is performed to remove material above unetched portions of the substrate. The exposed fill material is etched and planarized to form a planar isolation structure.

摘要翻译： 一种用于形成用于集成电路的平面隔离结构的方法。 在隔离填充材料上形成蚀刻阻挡层，并且执行回蚀以去除衬底的未蚀刻部分上方的材料。 将暴露的填充材料蚀刻并平坦化以形成平面隔离结构。