公开(公告)号：US20130330867A1

公开(公告)日：2013-12-12

申请号：US13966592

申请日：2013-08-14

申请人： Shigekazu OKUMURA ,  Mitsuru EKAWA ,  Shuichi TOMABECHI ,  Ayahito UETAKE

发明人： Shigekazu OKUMURA ,  Mitsuru EKAWA ,  Shuichi TOMABECHI ,  Ayahito UETAKE

IPC分类号： H01S5/20

CPC分类号： H01S5/2081 ,  B82Y20/00 ,  H01S5/02288 ,  H01S5/026 ,  H01S5/0265 ,  H01S5/12 ,  H01S5/2201 ,  H01S5/3202 ,  H01S5/3211 ,  H01S5/34306

摘要： A semiconductor optical integrated device includes a first semiconductor optical device formed over a (001) plane of a substrate and a second semiconductor optical device which is formed over the (001) plane of the substrate in a (110) orientation from the first semiconductor optical device and which is optically connected to the first semiconductor optical device. The first semiconductor optical device includes a first core layer and a first clad layer which is formed over the first core layer and which has a crystal surface on a side on a second semiconductor optical device side that forms an angle θ greater than or equal to 55 degrees and less than or equal to 90 degrees with the (001) plane.

摘要翻译： 半导体光学集成器件包括形成在衬底的（001）平面上的第一半导体光学器件和第二半导体光学器件，所述第二半导体光学器件形成在从第一半导体光学器件（110）取向的衬底的（001）面上 并且其光学连接到第一半导体光学器件。 第一半导体光学器件包括第一芯层和第一覆层，其形成在第一芯层上，并且在第二半导体光学器件侧上具有形成角度θ大于或等于55°的一侧的晶体表面 度和小于或等于90度与（001）面。

公开(公告)号：US20130069072A1

公开(公告)日：2013-03-21

申请号：US13554117

申请日：2012-07-20

申请人： Shuichi TOMABECHI

发明人： Shuichi TOMABECHI

IPC分类号： H01L21/20 ,  H01L29/20

CPC分类号： H01L29/7787 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/0254 ,  H01L21/0259 ,  H01L21/02667 ,  H01L29/2003 ,  H01L29/4236

摘要： A semiconductor crystal substrate includes a substrate; and a protection layer formed by applying nitride on a surface of the substrate. The protection layer is in an amorphous state in a peripheral area at an outer peripheral part of the substrate, and the protection layer is crystallized in an internal area of the protection layer that is inside the peripheral area of the protection layer.

摘要翻译： 半导体晶体基板包括基板; 以及通过在衬底的表面上施加氮化物而形成的保护层。 保护层在基板的外周部的周边区域处于非晶状态，保护层在保护层的保护层的周边区域内部的内部区域中结晶化。

公开(公告)号：US20130075788A1

公开(公告)日：2013-03-28

申请号：US13569536

申请日：2012-08-08

申请人： Shuichi TOMABECHI

发明人： Shuichi TOMABECHI

IPC分类号： H01L29/778 ,  H01L21/336 ,  H01L21/335

CPC分类号： H01L29/7787 ,  H01L29/1029 ,  H01L29/2003 ,  H01L29/66462

摘要： A method for fabricating a semiconductor device is disclosed. The method includes sequentially forming a first semiconductor layer, a second semiconductor layer and a semiconductor cap layer containing a p-type impurity element on a substrate, forming a dielectric layer having an opening after the forming of the semiconductor cap layer, forming a third semiconductor layer containing a p-type impurity element on the semiconductor cap layer exposed from the opening of the dielectric layer, and forming a gate electrode on the third semiconductor layer.

摘要翻译： 公开了一种制造半导体器件的方法。 该方法包括在基板上依次形成第一半导体层，第二半导体层和含有p型杂质元素的半导体盖层，形成在形成半导体盖层之后具有开口的电介质层，形成第三半导体 在从电介质层的开口露出的半导体盖层上含有p型杂质元素的层，在第三半导体层上形成栅电极。