公开(公告)号：US20070124732A1

公开(公告)日：2007-05-31

申请号：US11289803

申请日：2005-11-29

申请人： Shih-wei Lia ,  Ryan Rakvic ,  Richard Hankins ,  Hong Wang ,  Gansha Wu ,  Guei-Yuan Lueh ,  Xinmin Tian ,  Paul Petersen ,  Sanjiv Shah ,  Trung Diep ,  John Shen ,  Gautham Chinya

发明人： Shih-wei Lia ,  Ryan Rakvic ,  Richard Hankins ,  Hong Wang ,  Gansha Wu ,  Guei-Yuan Lueh ,  Xinmin Tian ,  Paul Petersen ,  Sanjiv Shah ,  Trung Diep ,  John Shen ,  Gautham Chinya

IPC分类号： G06F9/46

CPC分类号： G06F9/485 ,  G06F9/4881

摘要： Method, apparatus and system embodiments to schedule user-level OS-independent “shreds” without intervention of an operating system. For at least one embodiment, the shred is scheduled for execution by a scheduler routine rather than the operating system. The scheduler routine may receive compiler-generated hints from a compiler. The compiler hints may be generated by the compiler without user-provided pragmas, and may be passed to the scheduler routine via an API-like interface. The interface may include a scheduling hint data structure that is maintained by the compiler. Other embodiments are also described and claimed.

摘要翻译： 方法，装置和系统实施例来调度用户级别的与OS无关的“碎片”，而不需要操作系统的干预。 对于至少一个实施例，碎片被调度为由调度器例程而不是操作系统执行。 调度程序例程可以从编译器接收编译器生成的提示。 编译器提示可能由编译器生成，而不需要用户提供的编译指示，并且可以通过类API接口传递给调度程序。 接口可以包括由编译器维护的调度提示数据结构。 还描述和要求保护其他实施例。

公开(公告)号：US20070074217A1

公开(公告)日：2007-03-29

申请号：US11235865

申请日：2005-09-26

申请人： Ryan Rakvic ,  Richard Hankins ,  Hong Wang ,  Trung Diep ,  Xinmin Tain ,  Paul Petersen ,  Sanjiv Shah ,  John Shen ,  Gautham Chinya ,  Shivnandan Kaushik ,  Bryant Bigbee ,  Baiju Patel ,  Douglas Armstrong

发明人： Ryan Rakvic ,  Richard Hankins ,  Hong Wang ,  Trung Diep ,  Xinmin Tain ,  Paul Petersen ,  Sanjiv Shah ,  John Shen ,  Gautham Chinya ,  Shivnandan Kaushik ,  Bryant Bigbee ,  Baiju Patel ,  Douglas Armstrong

IPC分类号： G06F9/46

CPC分类号： G06F9/4881 ,  G06F9/3009 ,  G06F9/3851

摘要： Method, apparatus and system embodiments to schedule user-level OS-independent “shreds” without intervention of an operating system. For at least one embodiment, the shred is scheduled for execution by a scheduler routine rather than the operating system. The scheduler routine resides in user space and may be part of a runtime library. The library may also include monitoring logic that monitors execution of a shredded program and provides scheduling hints, based on shred dependence information, to the scheduler. In addition, the scheduler may further optimize shred scheduling by taking into account information about a system's configuration of thread execution hardware. Other embodiments are also described and claimed.

摘要翻译： 方法，装置和系统实施例来调度用户级别的与OS无关的“碎片”，而不需要操作系统的干预。 对于至少一个实施例，碎片被调度为由调度器例程而不是操作系统执行。 调度程序驻留在用户空间中，并且可以是运行时库的一部分。 库还可以包括监视切片程序的执行的监视逻辑，并且基于分片依赖信息向调度器提供调度提示。 此外，调度器可以通过考虑关于系统的线程执行硬件的配置的信息来进一步优化碎化调度。 还描述和要求保护其他实施例。

公开(公告)号：US20060282839A1

公开(公告)日：2006-12-14

申请号：US11151809

申请日：2005-06-13

申请人： Richard Hankins ,  Gautham Chinya ,  Hong Wang ,  Shivnandan Kaushik ,  Bryant Bigbee ,  John Shen ,  Trung Diep ,  Xiang Zou ,  Baiju Patel ,  Paul Petersen ,  Sanjiv Shah ,  Ryan Rakvic ,  Prashant Sethi

发明人： Richard Hankins ,  Gautham Chinya ,  Hong Wang ,  Shivnandan Kaushik ,  Bryant Bigbee ,  John Shen ,  Trung Diep ,  Xiang Zou ,  Baiju Patel ,  Paul Petersen ,  Sanjiv Shah ,  Ryan Rakvic ,  Prashant Sethi

IPC分类号： G06F9/44

CPC分类号： G06F11/3466 ,  G06F11/348 ,  G06F2201/86 ,  G06F2201/88

摘要： A technique to monitor software thread performance and update software that issues or uses the thread(s) to reduce performance-inhibiting events. At least one embodiment of the invention uses hardware and/or software timers or counters to monitor various events associated with executing user-level threads and report these events back to a user-level software program, which can use the information to avoid or at least reduce performance-inhibiting events associated with the user-level threads.

摘要翻译： 监控软件线程性能和更新发布或使用线程以减少性能阻碍事件的软件的技术。 本发明的至少一个实施例使用硬件和/或软件定时器或计数器来监视与执行用户级线程相关联的各种事件并将这些事件报告回用户级软件程序，其可以使用该信息来避免或至少 减少与用户级线程相关联的性能抑制事件。

公开(公告)号：US20070157206A1

公开(公告)日：2007-07-05

申请号：US11322823

申请日：2005-12-30

申请人： Ryan Rakvic ,  Richard Hankins ,  Ed Grochowski ,  Hong Wang ,  Murali Annavaram ,  David Poulsen ,  Sanjiv Shah ,  John Shen ,  Gautham Chinya

发明人： Ryan Rakvic ,  Richard Hankins ,  Ed Grochowski ,  Hong Wang ,  Murali Annavaram ,  David Poulsen ,  Sanjiv Shah ,  John Shen ,  Gautham Chinya

IPC分类号： G06F9/46

CPC分类号： G06F9/4893 ,  Y02D10/24

摘要： A first execution time of a first thread executing on a first processing unit of a multiprocessor is determined. A second execution time of a second thread executing on a second processing unit of the multiprocessor is determined, the first and second threads executing in parallel. Power is set to the first and second processing units to effectuate the first and second threads to finish executing at approximately the same time in future executions of the first and second threads. Other embodiments are also described and claimed.

摘要翻译： 确定在多处理器的第一处理单元上执行的第一线程的第一执行时间。 确定在多处理器的第二处理单元上执行的第二线程的第二执行时间，第一和第二线程并行执行。 功率被设置为第一和第二处理单元，以在第一和第二线程的将来执行中在大致相同的时刻实现第一和第二线程完成执行。 还描述和要求保护其他实施例。

公开(公告)号：US20060224858A1

公开(公告)日：2006-10-05

申请号：US11100032

申请日：2005-04-05

申请人： Hong Wang ,  Gautham Chinya ,  Richard Hankins ,  Shivnandan Kaushik ,  Bryant Bigbee ,  Per Hammarlund ,  Xiang Zou ,  Jason Brandt ,  Prashant Sethi ,  Douglas Carmean ,  Baiju Patel ,  John Shen ,  Scott Rodgers ,  Ryan Rakvic ,  John Reid ,  David Poulsen ,  Sanjiv Shah ,  James Held ,  James Abel

发明人： Hong Wang ,  Gautham Chinya ,  Richard Hankins ,  Shivnandan Kaushik ,  Bryant Bigbee ,  Per Hammarlund ,  Xiang Zou ,  Jason Brandt ,  Prashant Sethi ,  Douglas Carmean ,  Baiju Patel ,  John Shen ,  Scott Rodgers ,  Ryan Rakvic ,  John Reid ,  David Poulsen ,  Sanjiv Shah ,  James Held ,  James Abel

IPC分类号： G06F12/00

CPC分类号： G06F9/485 ,  G06F9/30043 ,  G06F9/30076 ,  G06F9/3851 ,  G06F9/3885 ,  G06F9/3891 ,  G06F9/461 ,  G06F9/4881

摘要： Disclosed are embodiments of a system, methods and mechanism for management and translation of mapping between logical sequencer addresses and physical or logical sequencers in a multi-sequencer multithreading system. A mapping manager may manage assignment and mapping of logical sequencer addresses or pages to actual sequencers or frames of the system. Rationing logic associated with the mapping manager may take into account sequencer attributes when such mapping is performed Relocation logic associated with the mapping manager may manage spill and fill of context information to/from a backing store when re-mapping actual sequencers. Sequencers may be allocated singly, or may be allocated as part of partitioned blocks. The mapping manager may also include translation logic that provides an identifier for the mapped sequencer each time a logical sequencer address is used in a user program. Other embodiments are also described and claimed.

摘要翻译： 公开了用于管理和转换逻辑定序器地址与多序列器多线程系统中的物理或逻辑顺控程序之间的映射的系统，方法和机制的实施例。 映射管理器可以管理逻辑顺控程序地址或页面到系统的实际定序器或帧的分配和映射。 与映射管理器相关联的配给逻辑可以在执行这样的映射时考虑定序器属性。当重新映射实际的定序器时，与映射管理器相关联的重定位逻辑可以管理向/从备份存储器的上下文信息的溢出和填充。 排序器可以单独分配，或者可以被分配为分区块的一部分。 映射管理器还可以包括每当在用户程序中使用逻辑定序器地址时为映射的定序器提供标识符的翻译逻辑。 还描述和要求保护其他实施例。

公开(公告)号：US08839258B2

公开(公告)日：2014-09-16

申请号：US13354623

申请日：2012-01-20

申请人： Ryan Rakvic ,  Richard A. Hankins ,  Ed Grochowski ,  Hong Wang ,  Murali Annavaram ,  David K. Poulsen ,  Sanjiv Shah ,  John Shen ,  Gautham Chinya

发明人： Ryan Rakvic ,  Richard A. Hankins ,  Ed Grochowski ,  Hong Wang ,  Murali Annavaram ,  David K. Poulsen ,  Sanjiv Shah ,  John Shen ,  Gautham Chinya

IPC分类号： G06F9/46 ,  G06F1/00 ,  G06F1/26 ,  G06F9/48

CPC分类号： G06F9/4893 ,  Y02D10/24

摘要： A first execution time of a first thread executing on a first processing unit of a multiprocessor is determined. A second execution time of a second thread executing on a second processing unit of the multiprocessor is determined, the first and second threads executing in parallel. Power is set to the first and second processing units to effectuate the first and second threads to finish executing at approximately the same time in future executions of the first and second threads. Other embodiments are also described and claimed.

摘要翻译： 确定在多处理器的第一处理单元上执行的第一线程的第一执行时间。 确定在多处理器的第二处理单元上执行的第二线程的第二执行时间，第一和第二线程并行执行。 功率被设置为第一和第二处理单元，以在第一和第二线程的将来执行中在大致相同的时刻实现第一和第二线程完成执行。 还描述和要求保护其他实施例。

公开(公告)号：US20120131366A1

公开(公告)日：2012-05-24

申请号：US13354623

申请日：2012-01-20

申请人： Ryan Rakvic ,  Richard A. Hankins ,  Ed Grochowski ,  Hong Wang ,  Murali Annavaram ,  David K. Poulsen ,  Sanjiv Shah ,  John Shen ,  Gautham Chinya

发明人： Ryan Rakvic ,  Richard A. Hankins ,  Ed Grochowski ,  Hong Wang ,  Murali Annavaram ,  David K. Poulsen ,  Sanjiv Shah ,  John Shen ,  Gautham Chinya

IPC分类号： G06F1/26 ,  G06F1/32

CPC分类号： G06F9/4893 ,  Y02D10/24

摘要： A first execution time of a first thread executing on a first processing unit of a multiprocessor is determined. A second execution time of a second thread executing on a second processing unit of the multiprocessor is determined, the first and second threads executing in parallel. Power is set to the first and second processing units to effectuate the first and second threads to finish executing at approximately the same time in future executions of the first and second threads. Other embodiments are also described and claimed.

摘要翻译： 确定在多处理器的第一处理单元上执行的第一线程的第一执行时间。 确定在多处理器的第二处理单元上执行的第二线程的第二执行时间，第一和第二线程并行执行。 功率被设置为第一和第二处理单元，以在第一和第二线程的将来执行中在大致相同的时刻实现第一和第二线程完成执行。 还描述和要求保护其他实施例。

公开(公告)号：US08108863B2

公开(公告)日：2012-01-31

申请号：US11322823

申请日：2005-12-30

申请人： Ryan Rakvic ,  Richard A. Hankins ,  Ed Grochowski ,  Hong Wang ,  Murali Annavaram ,  David K. Poulsen ,  Sanjiv Shah ,  John Shen ,  Gautham Chinya

发明人： Ryan Rakvic ,  Richard A. Hankins ,  Ed Grochowski ,  Hong Wang ,  Murali Annavaram ,  David K. Poulsen ,  Sanjiv Shah ,  John Shen ,  Gautham Chinya

IPC分类号： G06F9/46 ,  G06F1/00 ,  G06F1/26

CPC分类号： G06F9/4893 ,  Y02D10/24

摘要： A first execution time of a first thread executing on a first processing unit of a multiprocessor is determined. A second execution time of a second thread executing on a second processing unit of the multiprocessor is determined, the first and second threads executing in parallel. Power is set to the first and second processing units to effectuate the first and second threads to finish executing at approximately the same time in future executions of the first and second threads. Other embodiments are also described and claimed.

摘要翻译： 确定在多处理器的第一处理单元上执行的第一线程的第一执行时间。 确定在多处理器的第二处理单元上执行的第二线程的第二执行时间，第一和第二线程并行执行。 功率被设置为第一和第二处理单元，以在第一和第二线程的将来执行中在大致相同的时刻实现第一和第二线程完成执行。 还描述和要求保护其他实施例。

公开(公告)号：US20050210197A1

公开(公告)日：2005-09-22

申请号：US10803452

申请日：2004-03-18

申请人： Ryan Rakvic ,  Youfeng Wu ,  Bryan Black ,  John Shen

发明人： Ryan Rakvic ,  Youfeng Wu ,  Bryan Black ,  John Shen

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F12/0848 ,  G06F12/0888

摘要： According to one embodiment a system is disclosed. The system includes a central processing unit (CPU), a first cache memory coupled to the CPU to store only data for vital loads that are to be immediately processed at the CPU, a second cache memory coupled to the CPU to store data for semi-vital loads to be processed at the CPU, and a third cache memory coupled to the CPU, the first cache memory and the second cache memory to store non-vital loads to be processed at the CPU.

摘要翻译： 根据一个实施例，公开了一种系统。 该系统包括中央处理单元（CPU），第一高速缓存存储器，其耦合到CPU以仅存储要在CPU处理的重要负载的数据;耦合到CPU的第二高速缓存存储器， 在CPU处理的重要负载，以及耦合到CPU，第一高速缓冲存储器和第二高速缓冲存储器的第三高速缓存存储器，用于存储要在CPU处理的非重要负载。

公开(公告)号：US07120749B2

公开(公告)日：2006-10-10

申请号：US10803452

申请日：2004-03-18

申请人： Ryan Rakvic ,  Youfeng Wu ,  Bryan Black ,  John Shen

发明人： Ryan Rakvic ,  Youfeng Wu ,  Bryan Black ,  John Shen

IPC分类号： G06F12/12

CPC分类号： G06F12/0848 ,  G06F12/0888

摘要： According to one embodiment a system is disclosed. The system includes a central processing unit (CPU), a first cache memory coupled to the CPU to store only data for vital loads that are to be immediately processed at the CPU, a second cache memory coupled to the CPU to store data for semi-vital loads to be processed at the CPU, and a third cache memory coupled to the CPU, the first cache memory and the second cache memory to store non-vital loads to be processed at the CPU.

摘要翻译： 根据一个实施例，公开了一种系统。 该系统包括中央处理单元（CPU），第一高速缓存存储器，其耦合到CPU以仅存储要在CPU处理的重要负载的数据;耦合到CPU的第二高速缓存存储器， 在CPU处理的重要负载，以及耦合到CPU，第一高速缓冲存储器和第二高速缓冲存储器的第三高速缓存存储器，用于存储要在CPU处理的非重要负载。