公开(公告)号：US20100169582A1

公开(公告)日：2010-07-01

申请号：US12317801

申请日：2008-12-30

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr ,  Shubhendu S. Mukherjee ,  Arijit Biswas ,  Adrian C. Moga

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr ,  Shubhendu S. Mukherjee ,  Arijit Biswas ,  Adrian C. Moga

IPC分类号： G06F12/08 ,  G06F12/00 ,  G06F9/46

CPC分类号： G06F12/0842 ,  G06F12/0817

摘要： In one embodiment, the present invention includes a method for providing a cache block in an exclusive state to a first cache and providing the same cache block in the exclusive state to a second cache when cores accessing the two caches are executing redundant threads. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于向第一高速缓存提供处于独占状态的高速缓存块的方法，并且当访问两个高速缓存的核心正在执行冗余线程时，以独占状态将相同的高速缓存块提供给第二高速缓存。 描述和要求保护其他实施例。

公开(公告)号：US09081688B2

公开(公告)日：2015-07-14

申请号：US12317801

申请日：2008-12-30

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr ,  Shubhendu S. Mukherjee ,  Arijit Biswas ,  Adrian C. Moga

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr ,  Shubhendu S. Mukherjee ,  Arijit Biswas ,  Adrian C. Moga

IPC分类号： G06F12/08

CPC分类号： G06F12/0842 ,  G06F12/0817

摘要： In one embodiment, the present invention includes a method for providing a cache block in an exclusive state to a first cache and providing the same cache block in the exclusive state to a second cache when cores accessing the two caches are executing redundant threads. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于向第一高速缓存提供处于独占状态的高速缓存块的方法，并且当访问两个高速缓存的核心正在执行冗余线程时，以独占状态将相同的高速缓存块提供给第二高速缓存。 描述和要求保护其他实施例。

公开(公告)号：US08793689B2

公开(公告)日：2014-07-29

申请号：US12797361

申请日：2010-06-09

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Avinash Sodani ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Deborah T. Marr

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Avinash Sodani ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Deborah T. Marr

IPC分类号： G06F9/46 ,  G06F15/00 ,  G06F7/38 ,  G06F9/00 ,  G06F9/44

CPC分类号： G06F9/52 ,  G06F9/3851 ,  G06F11/1497 ,  G06F12/1027

摘要： A redundant multithreading processor is presented. In one embodiment, the processor performs execution of a thread and its duplicate thread in parallel and determines, when in a redundant multithreading mode, whether or not to synchronize an operation of the thread and an operation of the duplicate thread.

摘要翻译： 介绍了冗余多线程处理器。 在一个实施例中，处理器并行执行线程及其重复线程，并且在冗余多线程模式中确定是否同步线程的操作和复制线程的操作。

公开(公告)号：US09594648B2

公开(公告)日：2017-03-14

申请号：US12317802

申请日：2008-12-30

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr

IPC分类号： G06F9/38 ,  G06F11/16 ,  G06F9/30

CPC分类号： G06F11/1683 ,  G06F9/30189 ,  G06F9/3851 ,  G06F9/3857 ,  G06F9/3861 ,  G06F9/3891 ,  G06F11/1641 ,  G06F11/1658

摘要： In one embodiment, the present invention includes a method for controlling redundant execution such that if an exceptional event occurs, the redundant execution is stopped, non-redundant execution is performed in one of the threads until the exceptional event has been-resolved, after which a state of the threads is synchronized, and redundant execution is continued. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于控制冗余执行的方法，使得如果出现异常事件，则停止冗余执行，在其中一个线程中执行非冗余执行，直到异常事件被解析为止 线程的状态被同步，并且继续冗余执行。 描述和要求保护其他实施例。

公开(公告)号：US20110307894A1

公开(公告)日：2011-12-15

申请号：US12797361

申请日：2010-06-09

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Avinash Sodani ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Deborah T. Marr

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Avinash Sodani ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Deborah T. Marr

IPC分类号： G06F9/46 ,  G06F12/08 ,  G06F12/00

CPC分类号： G06F9/52 ,  G06F9/3851 ,  G06F11/1497 ,  G06F12/1027

摘要： A redundant multithreading processor is presented. In one embodiment, the processor performs execution of a thread and its duplicate thread in parallel and determines, when in a redundant multithreading mode, whether or not to synchronize an operation of the thread and an operation of the duplicate thread.

摘要翻译： 介绍了冗余多线程处理器。 在一个实施例中，处理器并行执行线程及其重复线程，并且在冗余多线程模式中确定是否同步线程的操作和复制线程的操作。

公开(公告)号：US20100169628A1

公开(公告)日：2010-07-01

申请号：US12317802

申请日：2008-12-30

申请人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr

发明人： Glenn J. Hinton ,  Steven E. Raasch ,  Sebastien Hily ,  John G. Holm ,  Ronak Singhal ,  Avinash Sodani ,  Deborah T. Marr

IPC分类号： G06F9/38

CPC分类号： G06F11/1683 ,  G06F9/30189 ,  G06F9/3851 ,  G06F9/3857 ,  G06F9/3861 ,  G06F9/3891 ,  G06F11/1641 ,  G06F11/1658

摘要： In one embodiment, the present invention includes a method for controlling redundant execution such that if an exceptional event occurs, the redundant execution is stopped, non-redundant execution is performed in one of the threads until the exceptional event has been-resolved, after which a state of the threads is synchronized, and redundant execution is continued. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于控制冗余执行的方法，使得如果出现异常事件，则停止冗余执行，在其中一个线程中执行非冗余执行，直到异常事件被解析为止 线程的状态被同步，并且继续冗余执行。 描述和要求保护其他实施例。

公开(公告)号：US20160378697A1

公开(公告)日：2016-12-29

申请号：US14749893

申请日：2015-06-25

申请人： Sarathy Jayakumar ,  Ashok Raj ,  John G. Holm ,  Narayan Ranganathan ,  Mohan J. Kumar ,  Sergiu D. Ghetie

发明人： Sarathy Jayakumar ,  Ashok Raj ,  John G. Holm ,  Narayan Ranganathan ,  Mohan J. Kumar ,  Sergiu D. Ghetie

IPC分类号： G06F13/24 ,  G06F9/44 ,  G06F1/32

CPC分类号： G06F13/24 ,  G06F1/3228 ,  G06F1/3287 ,  G06F9/4405 ,  G06F9/4406 ,  Y02D10/171

摘要： In one embodiment, a processor includes a plurality of cores including a first core to be reserved for execution in a protected domain, the first core to be hidden from an operating system. The processor may further include a filter coupled to the plurality of cores, where the filter includes a plurality of fields each associated with one of the plurality of cores to indicate whether an interrupt of the protected domain is to be directed to the corresponding core. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括多个核心，其包括待保留用于在受保护的域中执行的第一核心，第一核心从操作系统隐藏。 处理器还可以包括耦合到多个核的滤波器，其中滤波器包括多个场，每个场与多个核中的一个相关联，以指示受保护域的中断是否被引导到对应的核。 描述和要求保护其他实施例。

公开(公告)号：US20140189445A1

公开(公告)日：2014-07-03

申请号：US13728217

申请日：2012-12-27

申请人： Ashok Raj ,  John G. Holm ,  Gilbert Neiger ,  Rajesh M. Sankaran ,  Mohan J. Kumar

发明人： Ashok Raj ,  John G. Holm ,  Gilbert Neiger ,  Rajesh M. Sankaran ,  Mohan J. Kumar

IPC分类号： G06F11/00

CPC分类号： G06F11/006 ,  G06F11/0715 ,  G06F11/0772 ,  G06F11/0793

摘要： Embodiments of an invention for signaling software recoverable errors are disclosed. In one embodiment, a processor includes a first unit, a programmable indicator, and a second unit. The first unit is to detect a poison error. The programmable indicator is to indicate whether the poison error is signaled as a machine check error or as one of a fault and a system management interrupt. The second unit is to signal the poison error as one of a fault and a system management error responsive to the programmable indicator.

摘要翻译： 公开了用于信令软件可恢复错误的发明的实施例。 在一个实施例中，处理器包括第一单元，可编程指示器和第二单元。 第一个单位是检测毒物的错误。 可编程指示灯是指示是否发出毒物误差作为机器检查错误或作为故障和系统管理中断之一发出信号。 第二个单元将响应于可编程指示器的毒性错误信号作为故障之一和系统管理错误。

公开(公告)号：US08122230B2

公开(公告)日：2012-02-21

申请号：US11966924

申请日：2007-12-28

申请人： Leena K. Puthiyedath ,  James B. Crossland ,  Martin G. Dixon ,  John G. Holm ,  Raicsh Parthasarathy

发明人： Leena K. Puthiyedath ,  James B. Crossland ,  Martin G. Dixon ,  John G. Holm ,  Raicsh Parthasarathy

IPC分类号： G06F9/30

CPC分类号： G06F9/3885 ,  G06F9/30003 ,  G06F9/3851 ,  G06F9/3891

摘要： Embodiments of an invention for using a processor identification instruction to provide multi-level processor topology information are disclosed. In one embodiment, a processor includes decode logic and control logic. The decode logic is to receive an identification instruction having an associated topological level value. The control logic is to provide, in response to the decode logic receiving the identification instruction, processor identification information corresponding to the associated topological level value.

摘要翻译： 公开了使用处理器识别指令来提供多级处理器拓扑信息的发明的实施例。 在一个实施例中，处理器包括解码逻辑和控制逻辑。 解码逻辑是接收具有相关拓扑水平值的识别指令。 控制逻辑是响应于接收到识别指令的解码逻辑，提供对应于相关拓扑水平值的处理器识别信息。

公开(公告)号：US20090172357A1

公开(公告)日：2009-07-02

申请号：US11966924

申请日：2007-12-28

申请人： Leena K. Puthiyedath ,  James B. Crossland ,  Martin G. Dixon ,  John G. Holm ,  Raicsh Parthasarathy

发明人： Leena K. Puthiyedath ,  James B. Crossland ,  Martin G. Dixon ,  John G. Holm ,  Raicsh Parthasarathy

IPC分类号： G06F9/30

CPC分类号： G06F9/3885 ,  G06F9/30003 ,  G06F9/3851 ,  G06F9/3891

摘要： Embodiments of an invention for using a processor identification instruction to provide multi-level processor topology information are disclosed. In one embodiment, a processor includes decode logic and control logic. The decode logic is to receive an identification instruction having an associated topological level value. The control logic is to provide, in response to the decode logic receiving the identification instruction, processor identification information corresponding to the associated topological level value.

摘要翻译： 公开了使用处理器识别指令来提供多级处理器拓扑信息的发明的实施例。 在一个实施例中，处理器包括解码逻辑和控制逻辑。 解码逻辑是接收具有相关拓扑水平值的识别指令。 控制逻辑是响应于接收到识别指令的解码逻辑，提供对应于相关拓扑水平值的处理器识别信息。