公开(公告)号：US08089113B2

公开(公告)日：2012-01-03

申请号：US11633929

申请日：2006-12-05

申请人： Suzette K. Pangrle ,  Steven Avanzino ,  Sameer Haddad ,  Michael VanBuskirk ,  Manuj Rathor ,  James Xie ,  Kevin Song ,  Christie Marrian ,  Bryan Choo ,  Fei Wang ,  Jeffrey A. Shields

发明人： Suzette K. Pangrle ,  Steven Avanzino ,  Sameer Haddad ,  Michael VanBuskirk ,  Manuj Rathor ,  James Xie ,  Kevin Song ,  Christie Marrian ,  Bryan Choo ,  Fei Wang ,  Jeffrey A. Shields

IPC分类号： H01L29/94 ,  H01L27/108

CPC分类号： H01L45/04 ,  H01L27/2436 ,  H01L45/122 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1666

摘要： The present method of fabricating a memory device includes the steps of providing a dielectric layer, providing an opening in the dielectric layer, providing a first conductive body in the opening in the dielectric layer, providing a switching body in the opening, and providing a second conductive body in the opening.

摘要翻译： 制造存储器件的本方法包括以下步骤：提供电介质层，在电介质层中提供开口，在电介质层的开口中提供第一导电体，在开口中提供开关体，并提供第二 导电体在开口处。

公开(公告)号：US20080123401A1

公开(公告)日：2008-05-29

申请号：US11521204

申请日：2006-09-14

申请人： Suzette K. Pangrle ,  Steven Avanzino ,  Sameer Haddad ,  Michael VanBuskirk ,  Manuj Rathor ,  James Xie ,  Kevin Song ,  Christie Marrian ,  Bryan Choo ,  Fei Wang ,  Jeffrey A. Shields

发明人： Suzette K. Pangrle ,  Steven Avanzino ,  Sameer Haddad ,  Michael VanBuskirk ,  Manuj Rathor ,  James Xie ,  Kevin Song ,  Christie Marrian ,  Bryan Choo ,  Fei Wang ,  Jeffrey A. Shields

IPC分类号： G11C11/34 ,  H01L21/44

CPC分类号： H01L45/04 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633 ,  H01L45/1675 ,  H01L45/1683

摘要： A present method of fabricating a memory device includes the steps of providing a dielectric layer;, providing an opening in the dielectric layer, providing a first conductive body in the opening, providing a switching body in the opening, the first conductive body and switching body filling the opening, and providing a second conductive body over the switching body. In an alternate embodiment, a second dielectric layer is provided over the first-mentioned dielectric layer, and the switching body is provided in an opening in the second dielectric layer.

摘要翻译： 本发明的制造存储器件的方法包括以下步骤：提供电介质层;在电介质层中提供开口，在开口中提供第一导电体，在开口中提供开关体，第一导电体和开关体 填充开口，并且在开关体上提供第二导电体。 在替代实施例中，在第一介电层上提供第二电介质层，并且开关体设置在第二电介质层的开口中。

公开(公告)号：US08232175B2

公开(公告)日：2012-07-31

申请号：US11521204

申请日：2006-09-14

申请人： Suzette K. Pangrle ,  Steven Avanzino ,  Sameer Haddad ,  Michael VanBuskirk ,  Manuj Rathor ,  James Xie ,  Kevin Song ,  Christie Marrian ,  Bryan Choo ,  Fei Wang ,  Jeffrey A. Shields

发明人： Suzette K. Pangrle ,  Steven Avanzino ,  Sameer Haddad ,  Michael VanBuskirk ,  Manuj Rathor ,  James Xie ,  Kevin Song ,  Christie Marrian ,  Bryan Choo ,  Fei Wang ,  Jeffrey A. Shields

IPC分类号： H01L21/20

CPC分类号： H01L45/04 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633 ,  H01L45/1675 ,  H01L45/1683

摘要： A present method of fabricating a memory device includes the steps of providing a dielectric layer, providing an opening in the dielectric layer, providing a first conductive body in the opening, providing a switching body in the opening, the first conductive body and switching body filling the opening, and providing a second conductive body over the switching body. In an alternate embodiment, a second dielectric layer is provided over the first-mentioned dielectric layer, and the switching body is provided in an opening in the second dielectric layer.

摘要翻译： 制造存储器件的现有方法包括以下步骤：提供电介质层，在介电层中提供开口，在开口中提供第一导电体，在开口中提供开关体，第一导电体和开关体填充物 并且在开关体上设置第二导电体。 在替代实施例中，在第一介电层上提供第二电介质层，并且开关体设置在第二电介质层的开口中。

公开(公告)号：US20080132068A1

公开(公告)日：2008-06-05

申请号：US11633929

申请日：2006-12-05

申请人： Suzette K. Pangrle ,  Steven Avanzino ,  Sameer Haddad ,  Michael VanBuskirk ,  Manuj Rathor ,  James Xie ,  Kevin Song ,  Christie Marrian ,  Bryan Choo ,  Fei Wang ,  Jeffrey A. Shields

发明人： Suzette K. Pangrle ,  Steven Avanzino ,  Sameer Haddad ,  Michael VanBuskirk ,  Manuj Rathor ,  James Xie ,  Kevin Song ,  Christie Marrian ,  Bryan Choo ,  Fei Wang ,  Jeffrey A. Shields

IPC分类号： H01L21/44

CPC分类号： H01L45/04 ,  H01L27/2436 ,  H01L45/122 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1666

摘要： The present method of fabricating a memory device includes the steps of providing a dielectric layer, providing an opening in the dielectric layer, providing a first conductive body in the opening in the dielectric layer, providing a switching body in the opening, and providing a second conductive body in the opening.

摘要翻译： 制造存储器件的本方法包括以下步骤：提供电介质层，在电介质层中提供开口，在电介质层的开口中提供第一导电体，在开口中提供开关体，并提供第二 导电体在开口处。

公开(公告)号：US09343666B2

公开(公告)日：2016-05-17

申请号：US13529284

申请日：2012-06-21

申请人： Suzette K. Pangrle ,  Steven Avanzino ,  Sameer Haddad ,  Michael Vanbuskirk ,  Manuj Rathor ,  James Xie ,  Kevin Song ,  Christie Marrian ,  Bryan Choo ,  Fei Wang ,  Jeffery A. Shields

发明人： Suzette K. Pangrle ,  Steven Avanzino ,  Sameer Haddad ,  Michael Vanbuskirk ,  Manuj Rathor ,  James Xie ,  Kevin Song ,  Christie Marrian ,  Bryan Choo ,  Fei Wang ,  Jeffery A. Shields

IPC分类号： H01L21/20 ,  H01L45/00 ,  H01L27/24

CPC分类号： H01L45/04 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633 ,  H01L45/1675 ,  H01L45/1683

摘要： A present method of fabricating a memory device includes the steps of providing a dielectric layer, providing an opening in the dielectric layer, providing a first conductive body in the opening, providing a switching body in the opening, the first conductive body and switching body filling the opening, and providing a second conductive body over the switching body. In an alternate embodiment, a second dielectric layer is provided over the first-mentioned dielectric layer, and the switching body is provided in an opening in the second dielectric layer.

摘要翻译： 制造存储器件的现有方法包括以下步骤：提供电介质层，在电介质层中提供开口，在开口中提供第一导电体，在开口中提供开关体，第一导电体和开关体填充物 并且在开关体上设置第二导电体。 在替代实施例中，在第一介电层上提供第二电介质层，并且开关体设置在第二电介质层的开口中。

公开(公告)号：US20090072234A1

公开(公告)日：2009-03-19

申请号：US12313089

申请日：2008-11-17

申请人： Steven Avanzino ,  Suzette K. Pangrle ,  Manuj Rathor ,  An Chen ,  Sameer Haddad ,  Nicholas Tripsas ,  Matthew Buynoski

发明人： Steven Avanzino ,  Suzette K. Pangrle ,  Manuj Rathor ,  An Chen ,  Sameer Haddad ,  Nicholas Tripsas ,  Matthew Buynoski

IPC分类号： H01L23/58

CPC分类号： H01L22/32

摘要： In the present electronic test structure comprising, a conductor is provided, overlying a substrate. An electronic device overlies a portion of the conductor and includes a first electrode connected to the conductor, a second electrode, and an insulating layer between the first and second electrodes. A portion of the conductor is exposed for access thereto.

摘要翻译： 在本发明的电子测试结构中，提供了覆盖基板的导体。 电子器件覆盖导体的一部分，并且包括连接到导体的第一电极，第二电极和在第一和第二电极之间的绝缘层。 导体的一部分被暴露以便进入其中。

公开(公告)号：US20080128691A1

公开(公告)日：2008-06-05

申请号：US11633930

申请日：2006-12-05

申请人： Steven Avanzino ,  Suzette K. Pangrle ,  Manuj Rathor ,  An Chen ,  Sameer Haddad ,  Nicholas Tripsas ,  Matthew Buynoski

发明人： Steven Avanzino ,  Suzette K. Pangrle ,  Manuj Rathor ,  An Chen ,  Sameer Haddad ,  Nicholas Tripsas ,  Matthew Buynoski

IPC分类号： H01L23/58

CPC分类号： H01L22/32

摘要： In the present electronic test structure comprising, a conductor is provided, overlying a substrate. An electronic device overlies a portion of the conductor and includes a first electrode connected to the conductor, a second electrode, and an insulating layer between the first and second electrodes. A portion of the conductor is exposed for access thereto.

公开(公告)号：US07468525B2

公开(公告)日：2008-12-23

申请号：US11633930

申请日：2006-12-05

申请人： Steven Avanzino ,  Suzette K. Pangrle ,  Manuj Rathor ,  An Chen ,  Sameer Haddad ,  Nicholas Tripsas ,  Matthew Buynoski

发明人： Steven Avanzino ,  Suzette K. Pangrle ,  Manuj Rathor ,  An Chen ,  Sameer Haddad ,  Nicholas Tripsas ,  Matthew Buynoski

IPC分类号： H01L29/10

CPC分类号： H01L22/32

摘要： In the present electronic test structure comprising, a conductor is provided, overlying a substrate. An electronic device overlies a portion of the conductor and includes a first electrode connected to the conductor, a second electrode, and an insulating layer between the first and second electrodes. A portion of the conductor is exposed for access thereto.

摘要翻译： 在本发明的电子测试结构中，提供了覆盖基板的导体。 电子器件覆盖导体的一部分，并且包括连接到导体的第一电极，第二电极和在第一和第二电极之间的绝缘层。 导体的一部分被暴露以便进入其中。

公开(公告)号：US08084770B2

公开(公告)日：2011-12-27

申请号：US12313089

申请日：2008-11-17

申请人： Steven Avanzino ,  Suzette K. Pangrle ,  Manuj Rathor ,  An Chen ,  Sameer Haddad ,  Nicholas Tripsas ,  Matthew Buynoski

发明人： Steven Avanzino ,  Suzette K. Pangrle ,  Manuj Rathor ,  An Chen ,  Sameer Haddad ,  Nicholas Tripsas ,  Matthew Buynoski

IPC分类号： H01L29/10

CPC分类号： H01L22/32

摘要： In the present electronic test structure comprising, a conductor is provided, overlying a substrate. An electronic device overlies a portion of the conductor and includes a first electrode connected to the conductor, a second electrode, and an insulating layer between the first and second electrodes. A portion of the conductor is exposed for access thereto.

摘要翻译： 在本发明的电子测试结构中，提供了覆盖基板的导体。 电子器件覆盖导体的一部分，并且包括连接到导体的第一电极，第二电极和在第一和第二电极之间的绝缘层。 导体的一部分被暴露以便进入其中。

公开(公告)号：US07384800B1

公开(公告)日：2008-06-10

申请号：US11633942

申请日：2006-12-05

申请人： Steven Avanzino ,  Sameer Haddad ,  An Chen ,  Yi-Ching Jean Wu ,  Suzette K. Pangrle ,  Jeffrey A. Shields

发明人： Steven Avanzino ,  Sameer Haddad ,  An Chen ,  Yi-Ching Jean Wu ,  Suzette K. Pangrle ,  Jeffrey A. Shields

IPC分类号： H01L21/00

CPC分类号： H01L45/04 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/1633 ,  H01L45/1675 ,  Y10T29/49002

摘要： In the method of fabricating a metal-insulator-metal (MIM) device, a first electrode of α-Ta is provided. The Ta of the first electrode is oxidized to form a Ta2O5 layer on the first electrode. A second electrode of β-Ta is provided on the Ta2O5 layer. Such a device exhibits strong data retention, along with resistance to performance degradation under high temperatures.

摘要翻译： 在制造金属 - 绝缘体 - 金属（MIM）器件的方法中，提供了α-Ta的第一电极。 在第一电极上氧化第一电极的Ta以形成Ta 2 O 5 O 5层。 β-Ta的第二电极设置在Ta 2 O 5层上。 这种器件表现出强大的数据保持性，同时耐高温下的性能降解。