公开(公告)号：US09063735B2

公开(公告)日：2015-06-23

申请号：US13272846

申请日：2011-10-13

申请人： Hee-Jin Ahn ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Tai-Song Jin ,  Won-Sub Kim

发明人： Hee-Jin Ahn ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Tai-Song Jin ,  Won-Sub Kim

IPC分类号： G06F9/38 ,  G06F9/32

CPC分类号： G06F9/325 ,  G06F9/3838 ,  G06F9/3897

摘要： Provided are a reconfigurable processor, which is capable of reducing the probability of an incorrect computation by analyzing the dependence between memory access instructions and allocating the memory access instructions between a plurality of processing elements (PEs) based on the results of the analysis, and a method of controlling the reconfigurable processor. The reconfigurable processor extracts an execution trace from simulation results, and analyzes the memory dependence between instructions included in different iterations based on parts of the execution trace of memory access instructions.

摘要翻译： 提供了一种可重构处理器，其能够通过分析存储器访问指令之间的依赖性并且基于分析结果在多个处理元件（PE）之间分配存储器访问指令，从而降低错误计算的概率，以及 控制可重构处理器的方法。 可重配置处理器从模拟结果中提取执行跟踪，并且基于存储器访问指令的执行跟踪的部分来分析包括在不同迭代中的指令之间的存储器依赖性。

公开(公告)号：US20120102496A1

公开(公告)日：2012-04-26

申请号：US13086629

申请日：2011-04-14

申请人： Min-Wook Ahn ,  Dong-Hoon Yoo ,  Jin-Seok Lee ,  Bernhard Egger ,  Tai-Song Jin ,  Won-Sub Kim ,  Hee-Jin Ahn

发明人： Min-Wook Ahn ,  Dong-Hoon Yoo ,  Jin-Seok Lee ,  Bernhard Egger ,  Tai-Song Jin ,  Won-Sub Kim ,  Hee-Jin Ahn

IPC分类号： G06F9/46 ,  G06F9/38

CPC分类号： G06F9/5066

摘要： A reconfigurable processor which merges an inner loop and an outer loop which are included in a nested loop and allocates the merged loop to processing elements in parallel, thereby reducing processing time to process the nested loop. The reconfigurable processor may extract loop execution frequency information from the inner loop and the outer loop of the nested loop, and may merge the inner loop and the outer loop based on the extracted loop execution frequency information.

摘要翻译： 一种可重构的处理器，它将包含在嵌套循环中的内循环和外循环合并，并行地将合并循环分配给处理元素，从而减少了处理嵌套循环的处理时间。 可重配置处理器可以从嵌套循环的内循环和外循环提取循环执行频率信息，并且可以基于提取的循环执行频率信息合并内循环和外循环。

公开(公告)号：US20120096247A1

公开(公告)日：2012-04-19

申请号：US13272846

申请日：2011-10-13

申请人： Hee-Jin AHN ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Tai-Song Jin ,  Won-Sub Kim

发明人： Hee-Jin AHN ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Tai-Song Jin ,  Won-Sub Kim

IPC分类号： G06F9/32

CPC分类号： G06F9/325 ,  G06F9/3838 ,  G06F9/3897

摘要： Provided are a reconfigurable processor, which is capable of reducing the probability of an incorrect computation by analyzing the dependence between memory access instructions and allocating the memory access instructions between a plurality of processing elements (PEs) based on the results of the analysis, and a method of controlling the reconfigurable processor. The reconfigurable processor extracts an execution trace from simulation results, and analyzes the memory dependence between instructions included in different iterations based on parts of the execution trace of memory access instructions.

摘要翻译： 提供了一种可重构处理器，其能够通过分析存储器访问指令之间的依赖性并且基于分析的结果在多个处理元件（PE）之间分配存储器访问指令，从而降低错误计算的概率，以及 控制可重构处理器的方法。 可重配置处理器从模拟结果中提取执行跟踪，并且基于存储器访问指令的执行跟踪的部分来分析包括在不同迭代中的指令之间的存储器依赖性。

公开(公告)号：US20120089821A1

公开(公告)日：2012-04-12

申请号：US13079275

申请日：2011-04-04

申请人： Jin-Seok Lee ,  Bernhard Egger ,  Dong-Hoon Yoo ,  Tai-Song Jin

发明人： Jin-Seok Lee ,  Bernhard Egger ,  Dong-Hoon Yoo ,  Tai-Song Jin

IPC分类号： G06F9/312

CPC分类号： G06F9/30076 ,  G06F11/3644

摘要： A debugging apparatus and method are provided. The debugging apparatus may include a breakpoint setting unit configured to store a first instruction corresponding to a breakpoint in a table, stop a program currently being executed, and insert a breakpoint instruction including current location information of the first instruction into the breakpoint; and an instruction execution unit configured to selectively execute one of the breakpoint instruction and the first instruction according to a value of a status bit.

摘要翻译： 提供了一种调试装置和方法。 调试装置可以包括：断点设定单元，被配置为将与断点对应的第一指令存储在表中，停止当前正在执行的程序，并将包括第一指令的当前位置信息的断点指令插入断点; 以及指令执行单元，被配置为根据状态位的值有选择地执行断点指令和第一指令之一。

公开(公告)号：US08856596B2

公开(公告)日：2014-10-07

申请号：US13079275

申请日：2011-04-04

申请人： Jin-Seok Lee ,  Bernhard Egger ,  Dong-Hoon Yoo ,  Tai-Song Jin

发明人： Jin-Seok Lee ,  Bernhard Egger ,  Dong-Hoon Yoo ,  Tai-Song Jin

IPC分类号： G06F11/00 ,  G06F9/30 ,  G06F11/36

CPC分类号： G06F9/30076 ,  G06F11/3644

摘要： A debugging apparatus and method are provided. The debugging apparatus may include a breakpoint setting unit configured to store a first instruction corresponding to a breakpoint in a table, stop a program currently being executed, and insert a breakpoint instruction including current location information of the first instruction into the breakpoint; and an instruction execution unit configured to selectively execute one of the breakpoint instruction and the first instruction according to a value of a status bit.

摘要翻译： 提供了一种调试装置和方法。 调试装置可以包括：断点设定单元，被配置为将与断点对应的第一指令存储在表中，停止当前正在执行的程序，并将包括第一指令的当前位置信息的断点指令插入断点; 以及指令执行单元，被配置为根据状态位的值有选择地执行断点指令和第一指令之一。

公开(公告)号：US08555005B2

公开(公告)日：2013-10-08

申请号：US12917173

申请日：2010-11-01

申请人： Bernhard Egger ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Won-Sub Kim ,  Sun-Hwa Kim ,  Hee-Jin Ahn

发明人： Bernhard Egger ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Won-Sub Kim ,  Sun-Hwa Kim ,  Hee-Jin Ahn

IPC分类号： G06F12/00

CPC分类号： G06F12/0253

摘要： A memory managing apparatus and method are provided. The memory managing apparatus may determine, based on a pointer indicator bit, the target memory area on which garbage collection is to be performed, and may perform the garbage collection on the target memory area. The memory managing apparatus may generate the pointer indicator bit and store the generated pointer indicator bit in a pointer field.

摘要翻译： 提供了一种存储器管理装置和方法。 存储器管理装置可以基于指针指示符位来确定要在其上执行垃圾收集的目标存储器区域，并且可以在目标存储器区域上执行垃圾收集。 存储器管理装置可以生成指针指示符位，并将生成的指针指示符位存储在指针字段中。

公开(公告)号：US20120089823A1

公开(公告)日：2012-04-12

申请号：US13092829

申请日：2011-04-22

申请人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim

发明人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim

IPC分类号： G06F9/38

CPC分类号： G06F9/3844 ,  G06F9/30058 ,  G06F9/3846

摘要： A technology for reducing pipeline a control hazard is provided. A conditional branch is processed through a conditional branch prediction, and a predetermined conditional branch prediction, which is determined as incorrect, may be modified through a following test for the conditional branch prediction, thereby reducing the pipeline control hazard quickly without additional hardware.

摘要翻译： 提供了一种减少管道控制危害的技术。 通过条件分支预测处理条件分支，并且通过对条件分支预测的以下测试来修改被确定为不正确的预定条件分支预测，从而在没有附加硬件的情况下快速减少流水线控制危险。

公开(公告)号：US09164769B2

公开(公告)日：2015-10-20

申请号：US12962741

申请日：2010-12-08

申请人： Won-Sub Kim ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Jin-Seok Lee

发明人： Won-Sub Kim ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Jin-Seok Lee

IPC分类号： G06F9/318 ,  G06F9/30 ,  G06F9/38

CPC分类号： G06F9/30189 ,  G06F9/3012 ,  G06F9/30141 ,  G06F9/3887 ,  G06F9/3889

摘要： A reconfigurable array is provided. The reconfigurable array includes a Very Long Instruction Word (VLIW) mode and a Coarse-Grained Array (CGA) mode. When the VLIW mode is converted to the CGA mode, instead of sharing a central register file between the VLIW mode and the CGA mode, live data to be used in the CGA mode is copied from the central register file to local register files.

摘要翻译： 提供可重构阵列。 可重配置阵列包括超长指令字（VLIW）模式和粗粒子阵列（CGA）模式。 当VLIW模式转换为CGA模式时，不是在VLIW模式和CGA模式之间共享中央寄存器文件，而是将CGA模式中使用的实时数据从中央寄存器文件复制到本地寄存器文件。

公开(公告)号：US20120124351A1

公开(公告)日：2012-05-17

申请号：US13217952

申请日：2011-08-25

申请人： Bernhard Egger ,  Dong-Hoon Yoo ,  Tai-Song Jin ,  Won-Sub Kim ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Hee-Jin Ahn

发明人： Bernhard Egger ,  Dong-Hoon Yoo ,  Tai-Song Jin ,  Won-Sub Kim ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Hee-Jin Ahn

IPC分类号： G06F9/38

CPC分类号： G06F15/7867 ,  G06F8/452 ,  G06F9/38 ,  G06F9/3853 ,  G06F9/3897 ,  G06F11/3409

摘要： An apparatus and method for dynamically determining the execution mode of a reconfigurable array are provided. Performance information of a loop may be obtained before and/or during the execution of the loop. The performance information may be used to determine whether to operate the apparatus in a very long instruction word (VLIW) mode or in a coarse grained array (CGA) mode.

摘要翻译： 提供了用于动态地确定可重构阵列的执行模式的装置和方法。 可以在循环执行之前和/或期间获得循环的性能信息。 性能信息可用于确定是否以非常长的指令字（VLIW）模式或粗粒度阵列（CGA）模式操作装置。

公开(公告)号：US20110202749A1

公开(公告)日：2011-08-18

申请号：US12912533

申请日：2010-10-26

申请人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim ,  Jin-Seok Lee ,  Sun-Hwa Kim ,  Hee-Jin Ahn

发明人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim ,  Jin-Seok Lee ,  Sun-Hwa Kim ,  Hee-Jin Ahn

IPC分类号： G06F9/318

CPC分类号： G06F9/3822 ,  G06F9/30076 ,  G06F9/3017 ,  G06F9/3853

摘要： An instruction compressing apparatus and method for a parallel processing computer such as a very long instruction word (VLIW) computer, are provided. The instruction compressing apparatus includes a bundle code generating unit, an instruction compressing unit, and an instruction converting unit. The bundle code generating unit may generate a bundle code in response to an input of instructions to be compressed. The bundle code may indicate whether a current instruction group is terminated, and also whether an instruction group following the current instruction group is a no-operation (NOP) instruction group. The instruction compressing unit may remove a NOP instruction and/or a NOP instruction group from the input instructions according to the generated bundle code. The instruction converting unit may include the generated bundle code in the remaining instructions which have not been removed by the instruction compressing unit.

摘要翻译： 提供了一种用于并行处理计算机例如非常长的指令字（VLIW）计算机的指令压缩装置和方法。 指令压缩装置包括束代码生成单元，指令压缩单元和指令转换单元。 捆绑代码生成单元可以响应于要压缩的指令的输入而生成捆绑代码。 捆绑码可以指示当前指令组是否终止，以及当前指令组之后的指令组是否是无操作（NOP）指令组。 指令压缩单元可以根据所生成的包代码从输入指令中去除NOP指令和/或NOP指令组。 指令转换单元可以包括尚未被指令压缩单元去除的剩余指令中的生成的捆绑代码。