公开(公告)号：US20060126726A1

公开(公告)日：2006-06-15

申请号：US11137971

申请日：2005-05-25

申请人： Teng Lin ,  Hongjun Yuan ,  Weimin Zeng ,  Liang Peng

发明人： Teng Lin ,  Hongjun Yuan ,  Weimin Zeng ,  Liang Peng

IPC分类号： H04N11/04 ,  H04N7/12 ,  H04N11/02 ,  H04B1/66

CPC分类号： H04N19/436 ,  H04N19/12 ,  H04N19/136 ,  H04N19/172 ,  H04N19/423 ,  H04N19/44 ,  H04N19/61

摘要： In one embodiment, a DSP structure includes four main sections: DEQ, IDCT for row, IDCT for column, and motion compensation. The data input sequence is organized in such a way to facilitate the data loading into hardware structures for row IDCT and column IDCT. Two types of decoding flows are enabled by the DSP structure: H.264 decoding flows (e.g., dequantization, inverse discrete Hadamard transform, intra prediction, and motion decompensation), and non-H.264 decoding flows (e.g., dequantization, row inverse discrete cosine transformation, column inverse discrete cosine transformation, and motion decompensation). The non-H.264 decoding flow can be used for standards such as MPEG1/2/4, H.263, Microsoft WMV9, and Sony Digital Video.

摘要翻译： 在一个实施例中，DSP结构包括四个主要部分：DEQ，行的IDCT，列的IDCT和运动补偿。 数据输入序列以便于将数据加载到行IDCT和列IDCT的硬件结构中的方式组织。 通过DSP结构启用两种类型的解码流程：H.264解码流（例如，逆量化，逆离散Hadamard变换，帧内预测和运动失真），以及非H.264解码流（例如，逆量化，行反向 离散余弦变换，列逆离散余弦变换和运动失真）。 非H.264解码流可用于MPEG1 / 2/4，H.263，Microsoft WMV9和Sony Digital Video等标准。

公开(公告)号：US20060126740A1

公开(公告)日：2006-06-15

申请号：US11138849

申请日：2005-05-25

申请人： Teng Lin ,  Weimin Zeng

发明人： Teng Lin ,  Weimin Zeng

IPC分类号： H04N11/02 ,  H04N11/04 ,  H04B1/66 ,  H04N7/12

CPC分类号： H04N19/93 ,  H04N19/42 ,  H04N19/52

摘要： A shared pipeline architecture is provided for H.264 motion vector prediction and residual decoding, and intra prediction for CABAC and CALVC entropy in Main Profile and High Profile for standard and high definition applications. All motion vector predictions and residual decoding of I-type, P-type, and B-type pictures are completed through the shared pipeline. The architecture enables better performance and uses less memory than conventional architectures. The architecture can be completely implemented in hardware as a system-on-chip or chip set using, for example, field programmable gate array (FPGA) technology or application specific integrated circuitry (ASIC) or other custom-built logic.

摘要翻译： 提供了用于H.264运动矢量预测和残差解码的共享流水线架构，以及用于标准和高清应用的主轮廓和高轮廓中的CABAC和CALVC熵的帧内预测。 通过共享管道完成I型，P型和B型图像的所有运动矢量预测和残差解码。 该架构能够实现更好的性能，并且比传统架构使用更少的内存。 该架构可以使用例如现场可编程门阵列（FPGA）技术或专用集成电路（ASIC）或其他定制逻辑来作为片上系统或芯片集而在硬件中完全实现。

公开(公告)号：US20080077905A1

公开(公告)日：2008-03-27

申请号：US11942622

申请日：2007-11-19

申请人： Li SHA ,  Weimin Zeng

发明人： Li SHA ,  Weimin Zeng

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： A design technique is disclosed that allows video processing hardware designers to effectively employ the requirements of a video processing standard (e.g., H.264 specification or other such standard) during the hardware architecture design phase of the design process. The technique eliminates or otherwise reduces costly multiple passes through the resource intensive implementation and verification portions of the design process, and allows designers to make changes to the hardware architecture design, thereby ensuring verification at the implementation phase.

摘要翻译： 公开了一种设计技术，其允许视频处理硬件设计者在设计过程的硬件架构设计阶段期间有效地采用视频处理标准（例如，H.264规范或其他此类标准）的要求。 该技术消除或以其他方式减少了设计过程的资源密集型实施和验证部分的昂贵的多次通过，并允许设计者对硬件架构设计进行更改，从而确保在实施阶段的验证。

公开(公告)号：US07085320B2

公开(公告)日：2006-08-01

申请号：US09953053

申请日：2001-09-14

申请人： He Ouyang ,  Li Sha ,  Shuhua Xiang ,  Yaojun Luo ,  Weimin Zeng ,  Jun Ding

发明人： He Ouyang ,  Li Sha ,  Shuhua Xiang ,  Yaojun Luo ,  Weimin Zeng ,  Jun Ding

IPC分类号： H04B7/12

CPC分类号： H04N21/440218 ,  H04N19/12 ,  H04N19/40 ,  H04N19/42 ,  H04N19/61

摘要： A video compression scheme enables the user to select one of many video compression formats, including the widely-used standard video formats such as MPEG-1, MPEG-2, MPEG-4 and H.263. In one embodiment, the scheme is implemented as a hardware-software combination, with the hardware portion, preferably implemented as an ASIC chip, performing the core compression and the software portion dealing with the detailed formatting. In another embodiment, a 32-bit aligned transitional data format is used.

摘要翻译： 视频压缩方案使得用户能够选择许多视频压缩格式之一，包括广泛使用的标准视频格式，如MPEG-1，MPEG-2，MPEG-4和H.263。 在一个实施例中，该方案被实现为硬件 - 软件组合，硬件部分优选地实现为ASIC芯片，执行核心压缩以及处理详细格式化的软件部分。 在另一个实施例中，使用32位对齐的过渡数据格式。

公开(公告)号：US20060143588A1

公开(公告)日：2006-06-29

申请号：US11105772

申请日：2005-04-13

申请人： Li Sha ,  Weimin Zeng

发明人： Li Sha ,  Weimin Zeng

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： A design technique is disclosed that allows video processing hardware designers to effectively employ the requirements of a video processing standard (e.g., H.264 specification or other such standard) during the hardware architecture design phase of the design process. The technique eliminates or otherwise reduces costly multiple passes through the resource intensive implementation and verification portions of the design process, and allows designers to make changes to the hardware architecture design, thereby ensuring verification at the implementation phase.

摘要翻译： 公开了一种设计技术，其允许视频处理硬件设计者在设计过程的硬件架构设计阶段期间有效地采用视频处理标准（例如，H.264规范或其他此类标准）的要求。 该技术消除或以其他方式减少了设计过程的资源密集型实施和验证部分的昂贵的多次通过，并允许设计者对硬件架构设计进行更改，从而确保在实施阶段的验证。

公开(公告)号：US08101525B2

公开(公告)日：2012-01-24

申请号：US12371085

申请日：2009-02-13

申请人： Meihua Shen ,  Noel Sun ,  Nicolas Gani ,  Han-Hsiang Chen ,  Eric Pei ,  Weimin Zeng ,  Thorsten B. Lill ,  Uday Mitra ,  Ellie Y. Yieh

发明人： Meihua Shen ,  Noel Sun ,  Nicolas Gani ,  Han-Hsiang Chen ,  Eric Pei ,  Weimin Zeng ,  Thorsten B. Lill ,  Uday Mitra ,  Ellie Y. Yieh

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/31122 ,  H01L21/28123 ,  H01L21/28167 ,  H01L21/31105 ,  H01L21/31111 ,  H01L21/32139 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： Methods for fabricating a semiconductor device having a lanthanum-family-based oxide layer are described. A gate stack having a lanthanum-family-based oxide layer is provided above a substrate. At least a portion of the lanthanum-family-based oxide layer is modified to form a lanthanum-family-based halide portion. The lanthanum-family-based halide portion is removed with a water vapor treatment.

摘要翻译： 描述了制造具有镧族氧化物层的半导体器件的方法。 具有镧族氧化物层的栅极叠层设置在基板的上方。 镧族氧化物层的至少一部分被改性以形成镧族卤化物部分。 用水蒸气处理除去镧族卤化物部分。

公开(公告)号：US07366238B2

公开(公告)日：2008-04-29

申请号：US10959333

申请日：2004-10-05

申请人： Weimin Zeng ,  Li Sha ,  Ping Zhu

发明人： Weimin Zeng ,  Li Sha ,  Ping Zhu

IPC分类号： H04N7/12 ,  G06K9/40

CPC分类号： H04N5/21 ,  H04N19/117 ,  H04N19/14

摘要： A noise filter for a video processing system includes a block selector, a cost calculator, a cost table, a cost comparator, and a coefficient filter. The block selector is coupled to receive data from the quantization unit and selects blocks for additional filtering. The selected blocks are provided to the cost calculator determines a cost for each of the coefficients in the block using the cost table and the costs are summed. The cost comparator compares the total to a threshold, and filters the coefficients using the coefficient filter if the total is greater a preset threshold. The noise filter to the VLC unit then outputs the filter data.

摘要翻译： 用于视频处理系统的噪声滤波器包括块选择器，成本计算器，成本表，成本比较器和系数滤波器。 块选择器被耦合以从量化单元接收数据并且选择用于额外滤波的块。 所选择的块被提供给成本计算器使用成本表确定块中的每个系数的成本，并且将成本相加。 成本比较器将总和比较为阈值，并且如果总数大于预设阈值，则使用系数滤波器对系数进行滤波。 然后，VLC单元的噪声滤波器输出滤波器数据。

公开(公告)号：US20050226324A1

公开(公告)日：2005-10-13

申请号：US09953053

申请日：2001-09-14

申请人： He Ouyang ,  Li Sha ,  Shuhua Xiang ,  Yaojun Luo ,  Weimin Zeng ,  Jun Ding

发明人： He Ouyang ,  Li Sha ,  Shuhua Xiang ,  Yaojun Luo ,  Weimin Zeng ,  Jun Ding

IPC分类号： H04N7/12 ,  H04N7/26 ,  H04N7/50

CPC分类号： H04N21/440218 ,  H04N19/12 ,  H04N19/40 ,  H04N19/42 ,  H04N19/61

摘要： A video compression scheme enables the user to select one of many video compression formats, including the widely-used standard video formats such as MPEG-1, MPEG-2, MPEG-4 and H.263. In one embodiment, the scheme is implemented as a hardware-software combination, with the hardware portion, preferably implemented as an ASIC chip, performing the core compression and the software portion dealing with the detailed formatting. In another embodiment, a 32-bit aligned transitional data format is used.

摘要翻译： 视频压缩方案使得用户能够选择许多视频压缩格式之一，包括广泛使用的标准视频格式，如MPEG-1，MPEG-2，MPEG-4和H.263。 在一个实施例中，该方案被实现为硬件 - 软件组合，硬件部分优选地实现为ASIC芯片，执行核心压缩以及处理详细格式化的软件部分。 在另一个实施例中，使用32位对齐的过渡数据格式。

公开(公告)号：US20100210112A1

公开(公告)日：2010-08-19

申请号：US12371085

申请日：2009-02-13

申请人： Meihua Shen ,  Noel Sun ,  Nicolas Gani ,  Han-Hsiang Chen ,  Eric Pei ,  Weimin Zeng ,  Thorsten B. Lill ,  Uday Mitra ,  Ellie Y. Yieh

发明人： Meihua Shen ,  Noel Sun ,  Nicolas Gani ,  Han-Hsiang Chen ,  Eric Pei ,  Weimin Zeng ,  Thorsten B. Lill ,  Uday Mitra ,  Ellie Y. Yieh

IPC分类号： H01L21/3065

CPC分类号： H01L21/31122 ,  H01L21/28123 ,  H01L21/28167 ,  H01L21/31105 ,  H01L21/31111 ,  H01L21/32139 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： Methods for fabricating a semiconductor device having a lanthanum-family-based oxide layer are described. A gate stack having a lanthanum-family-based oxide layer is provided above a substrate. At least a portion of the lanthanum-family-based oxide layer is modified to form a lanthanum-family-based halide portion. The lanthanum-family-based halide portion is removed with a water vapor treatment.

摘要翻译： 描述了制造具有镧族氧化物层的半导体器件的方法。 具有镧族氧化物层的栅极叠层设置在基板的上方。 镧族氧化物层的至少一部分被改性以形成镧族卤化物部分。 用水蒸气处理除去镧族卤化物部分。

公开(公告)号：US07310785B2

公开(公告)日：2007-12-18

申请号：US11105772

申请日：2005-04-13

申请人： Li Sha ,  Weimin Zeng

发明人： Li Sha ,  Weimin Zeng

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： A design technique is disclosed that allows video processing hardware designers to effectively employ the requirements of a video processing standard (e.g., H.264 specification or other such standard) during the hardware architecture design phase of the design process. The technique eliminates or otherwise reduces costly multiple passes through the resource intensive implementation and verification portions of the design process, and allows designers to make changes to the hardware architecture design, thereby ensuring verification at the implementation phase.

摘要翻译： 公开了一种设计技术，其允许视频处理硬件设计者在设计过程的硬件架构设计阶段期间有效地采用视频处理标准（例如，H.264标准或其它此类标准）的要求。 该技术消除或以其他方式减少了设计过程的资源密集型实施和验证部分的昂贵的多次通过，并允许设计者对硬件架构设计进行更改，从而确保在实施阶段的验证。