公开(公告)号：US06218243B1

公开(公告)日：2001-04-17

申请号：US09252127

申请日：1999-02-18

申请人： Wayne Tan ,  Kun-Chi Lin ,  Gwo-Shii Yang

发明人： Wayne Tan ,  Kun-Chi Lin ,  Gwo-Shii Yang

IPC分类号： H01L218242

CPC分类号： H01L28/84 ,  H01L27/10852

摘要： A method of fabricating a DRAM capacitor includes the step of forming an insulated layer and an etching stop layer successively on a substrate having a device structure. A contact window is formed within the etching stop layer and the insulated layer. A conductive layer is formed on the etching layer to fill in the contact window and patterned to serve as a lower electrode of the capacitor. A highly doped dielectric layer is then formed on the lower electrode and a thermal process is performed to diffuse the dopants inside the highly doped dielectric layer into the surface of the lower electrode. The dielectric layer is removed. A capacitor dielectric layer and an upper electrode are successively formed on the lower electrode to complete the fabrication of the capacitor.

摘要翻译： 制造DRAM电容器的方法包括在具有器件结构的衬底上依次形成绝缘层和蚀刻停止层的步骤。 在蚀刻停止层和绝缘层内形成接触窗。 在蚀刻层上形成导电层以填充接触窗口并图案化以用作电容器的下电极。 然后在下电极上形成高掺杂的电介质层，并进行热处理，以将高掺杂电介质层内的掺杂剂扩散到下电极的表面。 去除电介质层。 电容器电介质层和上电极依次形成在下电极上以完成电容器的制造。

公开(公告)号：US06200904B1

公开(公告)日：2001-03-13

申请号：US09323546

申请日：1999-06-01

申请人： Wayne Tan ,  Gwo-Shii Yang ,  Kun-Chi Lin

发明人： Wayne Tan ,  Gwo-Shii Yang ,  Kun-Chi Lin

IPC分类号： H01L21302

CPC分类号： H01L21/76831 ,  H01L21/76804 ,  H01L21/76897 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/10885

摘要： The present invention relates to a method of forming a contact hole of a DRAM on the semiconductor wafer. The semiconductor wafer comprises a substrate, a first dielectric layer, two bit lines on the first dielectric layer, a second dielectric layer, and a photo-resist layer comprising an opening to define the pattern of the contact hole. The method comprises performing a first anisotropic etching process to vertically remove a portion of the two dielectric layers and two bit lines to grossly form the contact hole, removing the photo-resist layer in its entirety, performing a thermal oxidation to form a silicon oxide layer on the side walls of the two bit lines, then forming a silicon nitride layer on the surface of the contact hole, and performing a dry etching to remove the silicon nitride layer. There is a silicon oxide layer and a silicon nitride layer between the bit line and the contact hole, and the contact area of the contact hole will not be reduced.

摘要翻译： 本发明涉及在半导体晶片上形成DRAM的接触孔的方法。 半导体晶片包括基板，第一介电层，第一电介质层上的两个位线，第二电介质层和包含用于限定接触孔的图案的开口的光致抗蚀剂层。 该方法包括执行第一各向异性蚀刻工艺以垂直去除两个电介质层和两个位线的一部分，以大致形成接触孔，完全去除光致抗蚀剂层，进行热氧化以形成氧化硅层 在两个位线的侧壁上，然后在接触孔的表面上形成氮化硅层，并进行干蚀刻以除去氮化硅层。 位线和接触孔之间有一个氧化硅层和一个氮化硅层，接触孔的接触面积不会减小。

公开(公告)号：US6140168A

公开(公告)日：2000-10-31

申请号：US241330

申请日：1999-02-01

申请人： Wayne Tan ,  Kun-Chi Lin

发明人： Wayne Tan ,  Kun-Chi Lin

IPC分类号： H01L21/60 ,  H01L21/425

CPC分类号： H01L21/76897

摘要： A method of fabricating a self-aligned contact window includes forming an undoped dielectric layer on a substrate having a least gate structure. The dopants are implanted into a pre-determined region of the undoped dielectric layer and the dielectric layer with the dopants is then removed. A self-aligned contact is therefore completed.

摘要翻译： 制造自对准接触窗的方法包括在具有最小栅极结构的衬底上形成未掺杂的电介质层。 将掺杂剂注入到未掺杂介电层的预定区域中，然后除去具有掺杂剂的介电层。 因此，完成自对准的联系。

公开(公告)号：US6150278A

公开(公告)日：2000-11-21

申请号：US357236

申请日：1999-07-20

申请人： Wayne Tan ,  Kun-Chi Lin

发明人： Wayne Tan ,  Kun-Chi Lin

IPC分类号： H01L21/02 ,  H01L21/8242

CPC分类号： H01L27/10852 ,  H01L27/10885 ,  H01L28/84

摘要： An improved method of fabricating a node capacitor for a dynamic random access memory (DRAM) process is disclosed. The process includes depositing a first interpoly dielectric (IPD1) layer over a substrate, patterning a first photoresist layer on the first interpoly dielectric layer, thereby defining a trench. A trench is etched in the first interpoly dielectric layer using the first photoresist layer as a mask. A first polysilicon layer is deposited on the first interpoly dielectric layer. The first polysilicon layer is etched to expose the first interpoly dielectric layer, then forming a landing pad over the substrate. In order to a polycide layer and a second interpoly dielectric (IPD2) layer are deposited, patterning a second photoresist layer, thereby defining a bit line structure. A bit line structure is formed, then depositing a spacer on the bit line structure. A second polysilicon layer is deposited, patterning a third photoresist layer, thereby defining a bottom electrode. A bottom electrode is formed, then depositing a thin NO (silicon nitride-silicon oxide) dielectric layer on the bottom electrode. An addition step is performed before forming the thin NO dielectric layer on the bottom electrode. In this additional step, a hemispherical grain (HSG) polysilicon layer is formed on the second polysilicon layer. This advantage is used to the hemispherical grain polysilicon layer increasing the area of a node capacitor. A third polysilicon layer is deposited completely covering the thin NO dielectric layer to form a top electrode.

摘要翻译： 公开了一种制造用于动态随机存取存储器（DRAM）工艺的节点电容器的改进方法。 该方法包括在衬底上沉积第一层间电介质（IPD1）层，对第一层间电介质层上的第一光致抗蚀剂层进行构图，从而限定沟槽。 使用第一光致抗蚀剂层作为掩模，在第一互聚电介质层中蚀刻沟槽。 第一多晶硅层沉积在第一互聚电介质层上。 蚀刻第一多晶硅层以暴露第一多余介电层，然后在衬底上形成着色焊盘。 为了沉积多晶硅化物层和第二多晶硅电介质（IPD2）层，图案化第二光致抗蚀剂层，从而限定位线结构。 形成位线结构，然后在位线结构上沉积间隔物。 沉积第二多晶硅层，图案化第三光致抗蚀剂层，从而限定底部电极。 形成底部电极，然后在底部电极上沉​​积薄的NO（氮化硅 - 氧化硅）电介质层。 在底电极上形成薄的NO电介质层之前进行添加步骤。 在该附加步骤中，在第二多晶硅层上形成半球状晶粒（HSG）多晶硅层。 这个优点用于半球形晶粒多晶硅层增加节点电容器的面积。 沉积第三多晶硅层完全覆盖薄的NO介电层以形成顶部电极。

公开(公告)号：US6136642A

公开(公告)日：2000-10-24

申请号：US220146

申请日：1998-12-23

申请人： Wayne Tan ,  Kun-Chi Lin

发明人： Wayne Tan ,  Kun-Chi Lin

IPC分类号： H01L21/8242 ,  H01L27/108

CPC分类号： H01L27/10852 ,  H01L27/10885 ,  H01L27/10814

摘要： A method of fabricating a dynamic random access memory includes forming a dummy layer over the isolation layer, in which the dummy layer has a higher etching selectivity than oxide. A dielectric layer is applied to isolate the bit lines. Then, a passivation layer is formed over the entire structure and a node contact opening is formed thereon. A liner oxide layer is then formed in the node contact opening to isolate the bit lines and the electrode of the capacitor. The node contact opening has a larger misalignment tolerance.

摘要翻译： 制造动态随机存取存储器的方法包括在隔离层上形成虚设层，其中虚设层具有比氧化物更高的蚀刻选择性。 施加电介质层以隔离位线。 然后，在整个结构上形成钝化层，并在其上形成节点接触开口。 然后在节点接触开口中形成衬垫氧化物层，以隔离电容器的位线和电极。 节点接触开口具有较大的不对准公差。

公开(公告)号：US06331471B1

公开(公告)日：2001-12-18

申请号：US09394559

申请日：1999-09-18

申请人： Tzung-Han Lee ,  Wayne Tan

发明人： Tzung-Han Lee ,  Wayne Tan

IPC分类号： H01L2120

CPC分类号： H01L27/10894 ,  H01L21/31053 ,  H01L27/10808

摘要： A new method for forming integrated circuits is disclosed. The method includes the following procedures. A substrate over which a high integration region and a low integration region beside the high integration region are formed. Then dummy layer is formed on the low integration region. Next, a dielectric layer is formed on the high integration region and the dummy layer on the low integration region. Finally, the dielectric layer is planarized.

摘要翻译： 公开了一种形成集成电路的新方法。 该方法包括以下步骤。 形成高积分区域旁边的高积分区域和低积分区域的基板。 然后在低积分区域上形成虚设层。 接下来，在高积分区域和低积分区域上的虚设层上形成电介质层。 最后，介电层被平坦化。