公开(公告)号：US06518631B1

公开(公告)日：2003-02-11

申请号：US09824418

申请日：2001-04-02

申请人： William G. En ,  Srinath Krishnan ,  Dong-Hyuk Ju ,  Bin Yu

发明人： William G. En ,  Srinath Krishnan ,  Dong-Hyuk Ju ,  Bin Yu

IPC分类号： H01L31113

CPC分类号： H01L29/6653 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78621

摘要： A transistor device formed on a semiconductor-on-insulator (SOI) substrate with a buried oxide (BOX) layer disposed thereon and an active layer disposed on the BOX layer having active regions defined by isolation trenches. The device includes a gate defining a channel interposed between a source and a drain formed within the active region of the SOI substrate. Further, the device includes a plurality of thin silicide layers formed on the source and the drain. Additionally, at least an upper silicide layer of the plurality of thin silicide layers extends beyond a lower silicide layer. Further still, the device includes a plurality of spacers used in the formation of the device. The device further includes a second plurality of thin silicide layers formed on a polysilicon electrode of the gate.

摘要翻译： 一种在绝缘体上半导体（SOI）衬底上形成的埋置氧化物（BOX）层的晶体管器件，以及设置在具有由隔离沟槽限定的有源区域的BOX层上的有源层。 该器件包括限定插入在SOI衬底的有源区域内形成的源极和漏极之间的沟道的栅极。 此外，该器件包括形成在源极和漏极上的多个薄硅化物层。 另外，多个薄硅化物层中的至少一个上硅化物层延伸超过下硅化物层。 此外，该装置还包括用于形成装置的多个间隔物。 该器件还包括形成在栅极的多晶硅电极上的第二多个薄硅化物层。

公开(公告)号：US06535015B1

公开(公告)日：2003-03-18

申请号：US09845266

申请日：2001-04-30

申请人： Srinath Krishnan ,  Dong-Hyuk Ju ,  William G. En ,  Siu Lun Lee ,  Richard K. Klein

发明人： Srinath Krishnan ,  Dong-Hyuk Ju ,  William G. En ,  Siu Lun Lee ,  Richard K. Klein

IPC分类号： G01R3102

CPC分类号： G01R31/2884

摘要： An integrated test circuit for a silicon on insulator circuit structure is formed on the same wafer as the circuit structure. The wafer includes an input circuit coupled to the silicon on insulator circuit structure which generates a drive signal for operating the silicon on insulator circuit structure and an output circuit which processes a response signal from the circuit structure to generate an output signal representing certain characteristics of the silicon on insulator circuit structure.

摘要翻译： 用于绝缘体上硅电路结构的集成测试电路形成在与电路结构相同的晶片上。 晶片包括耦合到绝缘体上硅电路结构的输入电路，其产生用于操作绝缘体上硅电路结构的驱动信号，以及输出电路，其处理来自电路结构的响应信号，以产生表示某些特性的输出信号 硅绝缘体电路结构。

公开(公告)号：US06713819B1

公开(公告)日：2004-03-30

申请号：US10118364

申请日：2002-04-08

申请人： William G. En ,  Dong-Hyuk Ju ,  Srinath Krishnan

发明人： William G. En ,  Dong-Hyuk Ju ,  Srinath Krishnan

IPC分类号： H01L2976

CPC分类号： H01L29/78609 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/78612

摘要： An integrated circuit formed in semiconductor-on-insulator format. The integrated circuit includes a layer of semiconductor material disposed on an insulating layer, where the insulating layer disposed on a substrate. A first and a second MOSFET are provided such that one of a source and a drain of the first MOSFET is disposed adjacent one of a source and a drain of the second MOSFET. An amorphous region is formed in the layer of semiconductor material and extending from an upper surface of the layer of semiconductor material to the isolation layer. The amorphous region is formed between a crystalline portion of the one of the source and the drain of the first MOSFET and a crystalline portion of the one of the source and the drain of the second MOSFET.

摘要翻译： 一种以绝缘体半导体形式形成的集成电路。 集成电路包括设置在绝缘层上的半导体材料层，其中设置在基板上的绝缘层。 提供第一和第二MOSFET，使得第一MOSFET的源极和漏极中的一个被设置为邻近第二MOSFET的源极和漏极之一。 在半导体材料层中形成非晶区域并从半导体材料层的上表面延伸到隔离层。 非晶区域形成在第一MOSFET的源极和漏极之一的结晶部分和第二MOSFET的源极和漏极之一的结晶部分之间。

公开(公告)号：US06566213B2

公开(公告)日：2003-05-20

申请号：US09824123

申请日：2001-04-02

申请人： William G. En ,  Srinath Krishnan ,  Dong-Hyuk Ju ,  Bin Yu

发明人： William G. En ,  Srinath Krishnan ,  Dong-Hyuk Ju ,  Bin Yu

IPC分类号： H01L21336

CPC分类号： H01L29/66507 ,  H01L21/28518 ,  H01L21/823443 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/6653 ,  H01L29/66772 ,  H01L29/78621

摘要： A transistor device formed on a semiconductor-on-insulator (SOI) substrate with a buried oxide (BOX) layer disposed thereon and an active layer disposed on the BOX layer having active regions defined by isolation trenches. The device includes a gate defining a channel interposed between a source and a drain formed within the active region of the SOI substrate. Further, the device includes a plurality of thin silicide layers formed on the source and the drain. Additionally, at least an upper silicide layer of the plurality of thin silicide layers extends beyond a lower silicide layer. Further still, the device includes a disposable spacer used in the formation of the device. The device further includes a second plurality of thin silicide layers formed on a polysilicon electrode of the gate.

摘要翻译： 一种在绝缘体上半导体（SOI）衬底上形成的埋置氧化物（BOX）层的晶体管器件，以及设置在具有由隔离沟槽限定的有源区域的BOX层上的有源层。 该器件包括限定插入在SOI衬底的有源区域内形成的源极和漏极之间的沟道的栅极。 此外，该器件包括形成在源极和漏极上的多个薄硅化物层。 另外，多个薄硅化物层中的至少一个上硅化物层延伸超过下硅化物层。 此外，该装置还包括用于形成装置的一次性间隔件。 该器件还包括形成在栅极的多晶硅电极上的第二多个薄硅化物层。

公开(公告)号：US06548361B1

公开(公告)日：2003-04-15

申请号：US10145915

申请日：2002-05-15

申请人： William G. En ,  Dong-Hyuk Ju ,  Srinath Krishnan

发明人： William G. En ,  Dong-Hyuk Ju ,  Srinath Krishnan

IPC分类号： H01L21336

CPC分类号： H01L29/78696 ,  H01L21/26506 ,  H01L29/6656 ,  H01L29/66772 ,  H01L29/78612 ,  H01L29/78621

摘要： A MOSFET formed in semiconductor-on-insulator format. The MOSFET includes a source and a drain formed in a layer of semiconductor material, each having an extension region and a deep doped region. A body is formed between the source and the drain and includes a first damaged region adjacent the extension of the source and a second damaged region adjacent the extension of the drain. The first and second damaged regions include defects caused by amorphization of the layer of semiconductor material. A gate electrode, the source, the drain and the body are operatively arranged to form a transistor.

摘要翻译： 以半导体绝缘体形式形成的MOSFET。 MOSFET包括形成在半导体材料层中的源极和漏极，每个具有延伸区域和深度掺杂区域。 主体形成在源极和漏极之间，并且包括邻近源的延伸部的第一损坏区域和邻近漏极延伸部的第二损坏区域。 第一和第二受损区域包括由半导体材料层的非晶化引起的缺陷。 栅电极，源极，漏极和主体被可操作地布置以形成晶体管。

公开(公告)号：US06512244B1

公开(公告)日：2003-01-28

申请号：US09850392

申请日：2001-05-07

申请人： Dong-Hyuk Ju ,  William G. En ,  Srinath Krishnan ,  Xilin Judy An

发明人： Dong-Hyuk Ju ,  William G. En ,  Srinath Krishnan ,  Xilin Judy An

IPC分类号： H01L2120

CPC分类号： H01L29/66772 ,  H01L29/78612 ,  H01L29/78621

摘要： A semiconductor-on-insulator (SOI) device. The SOI device includes an SOI wafer including an active layer, a substrate and a buried insulation layer disposed therebetween. The active layer includes an abrupt region disposed along a lower portion of the active layer, the abrupt region having the same P or N doping type as a doping type of a body region.

摘要翻译： 绝缘体上半导体（SOI）器件。 SOI器件包括SOI晶片，其包括有源层，衬底和设置在其间的掩埋绝缘层。 有源层包括沿有源层的下部布置的突变区域，突变区域具有与体区域的掺杂类型相同的P或N掺杂类型。

公开(公告)号：US07122863B1

公开(公告)日：2006-10-17

申请号：US09850393

申请日：2001-05-07

申请人： Dong-Hyuk Ju ,  William G. En ,  Srinath Krishnan ,  Xilin Judy An

发明人： Dong-Hyuk Ju ,  William G. En ,  Srinath Krishnan ,  Xilin Judy An

IPC分类号： H01L27/01

CPC分类号： H01L29/78612 ,  H01L29/78696

摘要： A semiconductor-on-insulator (SOI) device. The SOI device includes an SOI wafer including an active layer, a substrate and a buried insulation layer disposed therebetween. The buried insulation layer includes an oxide trap region disposed along an upper surface of the buried insulation layer, the oxide trap region having a plurality of oxide traps to promote carrier recombination.

摘要翻译： 绝缘体上半导体（SOI）器件。 SOI器件包括SOI晶片，其包括有源层，衬底和设置在其间的掩埋绝缘层。 掩埋绝缘层包括沿着掩埋绝缘层的上表面设置的氧化物陷阱区，氧化物阱区具有多个氧化物陷阱以促进载流子复合。

公开(公告)号：US06441433B1

公开(公告)日：2002-08-27

申请号：US09824412

申请日：2001-04-02

申请人： William G. En ,  Srinath Krishnan ,  Dong-Hyuk Ju ,  Bin Yu

发明人： William G. En ,  Srinath Krishnan ,  Dong-Hyuk Ju ,  Bin Yu

IPC分类号： H01L3113

CPC分类号： H01L29/66507 ,  H01L21/28518 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78621 ,  H01L2924/0002 ,  H01L2924/00

摘要： A transistor device formed on a semiconductor-on-insulator (SOI) substrate with a buried oxide (BOX) layer disposed thereon and an active layer disposed on the BOX layer having active regions defined by isolation trenches. The device includes a gate defining a channel interposed between a source and a drain formed within the active region of the SOI substrate. Further, the device includes a multi-thickness silicide layer formed on the main source and drain regions and source and drain extension regions wherein a portion of the multi-thickness silicide layer which is formed on the source and drain extension regions is thinner than a portion of the silicide layer which is formed on the main source and drain regions. The device further includes a second thin silicide layer formed on a polysilicon electrode of the gate.

摘要翻译： 一种在绝缘体上半导体（SOI）衬底上形成的埋置氧化物（BOX）层的晶体管器件，以及设置在具有由隔离沟槽限定的有源区域的BOX层上的有源层。 该器件包括限定插入在SOI衬底的有源区域内形成的源极和漏极之间的沟道的栅极。 此外，器件包括形成在主源极和漏极区域以及源极和漏极延伸区域上的多层硅化物层，其中形成在源极和漏极延伸区域上的多层硅化物层的一部分比部分 形成在主源极和漏极区上的硅化物层。 该器件还包括形成在栅极的多晶硅电极上的第二薄硅化物层。

公开(公告)号：US06492830B1

公开(公告)日：2002-12-10

申请号：US09845860

申请日：2001-04-30

申请人： Dong-Hyuk Ju ,  William G. En

发明人： Dong-Hyuk Ju ,  William G. En

IPC分类号： G01R3102

CPC分类号： G01R31/2621

摘要： According to the invention, a method and circuit for measuring a transient of a MOFSET device under measurement of an SOI is provided. The device under measurement is connected from its drain to a measuring circuit having a trip point switching circuit. A supply voltage is applied to the drain through a capacitor connected to ground. When a high to low voltage pulse is applied to the source of the device, the threshold trip point can be determined whereby the dump charge through the transistor device can be determined.

摘要翻译： 根据本发明，提供了一种用于测量SOI测量下的MOFSET器件的瞬变的方法和电路。 被测器件从其漏极连接到具有跳变点切换电路的测量电路。 电源电压通过连接到地的电容器施加到漏极。 当向器件的源极施加高电压到低电压脉冲时，可以确定阈值跳变点，由此可以确定通过晶体管器件的放电电荷。

公开(公告)号：US06611023B1

公开(公告)日：2003-08-26

申请号：US09846502

申请日：2001-05-01

申请人： William G. En ,  Srinath Krishnan

发明人： William G. En ,  Srinath Krishnan

IPC分类号： H01L2976

CPC分类号： H01L29/66772 ,  H01L29/42384 ,  H01L29/78648

摘要： A fully depleted silicon on insulator (SOI) field effect transistor (FET) includes a gate positioned above a channel region and an aligned back gate positioned below the channel region and the buried oxide later. Alignment of the back gate with the gate is achieved utilizing a disposable gate process and retrograde doping of the backgate.

摘要翻译： 完全耗尽的绝缘体上硅（SOI）场效应晶体管（FET）包括位于通道区域上方的栅极和位于沟道区域下方的对准后栅极以及稍后的掩埋氧化物。 利用一次性栅极工艺和背栅的逆向掺杂来实现背栅极与栅极的对准。