公开(公告)号：US20100038719A1

公开(公告)日：2010-02-18

申请号：US12461131

申请日：2009-07-31

申请人： Won-Joo Kim ,  Tae-hee Lee ,  Yoon-dong Park ,  Sang-moo Choi ,  Dae-kll Cha

发明人： Won-Joo Kim ,  Tae-hee Lee ,  Yoon-dong Park ,  Sang-moo Choi ,  Dae-kll Cha

IPC分类号： H01L27/088 ,  H01L21/8234

CPC分类号： H01L27/0688 ,  H01L27/108 ,  H01L27/10882

摘要： Disclosed are semiconductor apparatuses and methods of fabricating the same. According to the methods, the number of operations for fabricating the semiconductor apparatuses having a plurality of layers may be the same as the number of operations for fabricating a semiconductor apparatus having one layer. The semiconductor apparatuses may include first active regions extending in the same direction, in parallel, separated from each other and including first and second impurity doped regions on opposite ends of the first active regions from each other. The semiconductor apparatuses may further include second active regions on a layer above the first active regions, extending in the same direction as the first active regions, separated from each other, in parallel, and including first and second impurity doped regions on opposite ends of the second active regions from each other.

摘要翻译： 公开半导体装置及其制造方法。 根据该方法，用于制造具有多个层的半导体装置的操作次数可以与制造具有一层的半导体装置的操作次数相同。 半导体装置可以包括在相同方向上并联延伸的第一有源区，彼此分离，并且包括彼此在第一有源区的相对端上的第一和第二杂质掺杂区。 半导体装置还可以包括在第一有源区上方的层上的与第一有源区相同方向的第二有源区，该第一有源区平行彼此分开，并且包括第一和第二杂质掺杂区， 第二活跃区域。

公开(公告)号：US20100177566A1

公开(公告)日：2010-07-15

申请号：US12656043

申请日：2010-01-14

申请人： Won-joo Kim ,  Yoon-dong Park ,  Jung-hun Sung ,  Yong-koo Kyoung ,  Sang-moo Choi ,  Tae-hee Lee

发明人： Won-joo Kim ,  Yoon-dong Park ,  Jung-hun Sung ,  Yong-koo Kyoung ,  Sang-moo Choi ,  Tae-hee Lee

IPC分类号： G11C16/04

CPC分类号： H01L27/11578 ,  G11C16/0483 ,  G11C16/08 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11556

摘要： Provided are a non-volatile memory devices having a stacked structure, and a memory card and a system including the same. A non-volatile memory device may include a substrate. A stacked NAND cell array may have at least one NAND set and each NAND set may include a plurality of NAND strings vertically stacked on the substrate. At least one signal line may be arranged on the substrate so as to be commonly coupled with the at least one NAND set.

摘要翻译： 提供了具有堆叠结构的非易失性存储器件，以及存储卡和包括其的系统。 非易失性存储器件可以包括衬底。 堆叠的NAND单元阵列可以具有至少一个NAND组，并且每个NAND组可以包括垂直堆叠在衬底上的多个NAND串。 至少一个信号线可以布置在衬底上，以便与至少一个NAND组共同耦合。

公开(公告)号：US08385122B2

公开(公告)日：2013-02-26

申请号：US12656043

申请日：2010-01-14

申请人： Won-joo Kim ,  Yoon-dong Park ,  Jung-hun Sung ,  Yong-koo Kyoung ,  Sang-moo Choi ,  Tae-hee Lee

发明人： Won-joo Kim ,  Yoon-dong Park ,  Jung-hun Sung ,  Yong-koo Kyoung ,  Sang-moo Choi ,  Tae-hee Lee

IPC分类号： G11C16/04 ,  H01L29/788

CPC分类号： H01L27/11578 ,  G11C16/0483 ,  G11C16/08 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11556

摘要： Provided are a non-volatile memory devices having a stacked structure, and a memory card and a system including the same. A non-volatile memory device may include a substrate. A stacked NAND cell array may have at least one NAND set and each NAND set may include a plurality of NAND strings vertically stacked on the substrate. At least one signal line may be arranged on the substrate so as to be commonly coupled with the at least one NAND set.

摘要翻译： 提供了具有堆叠结构的非易失性存储器件，以及存储卡和包括其的系统。 非易失性存储器件可以包括衬底。 堆叠的NAND单元阵列可以具有至少一个NAND组，并且每个NAND组可以包括垂直堆叠在衬底上的多个NAND串。 至少一个信号线可以布置在衬底上，以便与至少一个NAND组共同耦合。

公开(公告)号：US20100133600A1

公开(公告)日：2010-06-03

申请号：US12591686

申请日：2009-11-30

申请人： Won-joo Kim ,  Sang-moo Choi ,  Tae-hee Lee ,  Yoon-dong Park ,  Dae-kil Cha

发明人： Won-joo Kim ,  Sang-moo Choi ,  Tae-hee Lee ,  Yoon-dong Park ,  Dae-kil Cha

IPC分类号： H01L29/788 ,  H01L21/28

CPC分类号： H01L29/7881 ,  G11C11/404 ,  G11C2211/4016 ,  H01L27/108 ,  H01L27/10802 ,  H01L29/7841

摘要： One transistor (1-T) dynamic random access memories (DRAM) having improved sensing margins that are relatively independent of the amount of carriers stored in a body region thereof.

摘要翻译： 具有改善的感测余量的一个晶体管（1-T）动态随机存取存储器（DRAM），其相对独立于存储在其身体区域中的载体的量。

公开(公告)号：US08541841B2

公开(公告)日：2013-09-24

申请号：US13412248

申请日：2012-03-05

申请人： Won-joo Kim ,  Sang-moo Choi ,  Tae-hee Lee ,  Yoon-dong Park

发明人： Won-joo Kim ,  Sang-moo Choi ,  Tae-hee Lee ,  Yoon-dong Park

IPC分类号： H01L27/12

CPC分类号： H01L27/1203 ,  H01L21/76224 ,  H01L21/84 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/1207 ,  H01L29/7841

摘要： Semiconductor devices and semiconductor device manufacturing methods. The semiconductor device manufacturing methods may form a memory cell having a silicon on insulator (SOI) structure only in one or more localized regions of a bulk semiconductor substrate by use selective etching. Accordingly, a different bias voltage may be applied to a peripheral device than to a memory cell having the SOI structure.

摘要翻译： 半导体器件和半导体器件制造方法。 半导体器件制造方法可以通过使用选择性蚀刻在体半导体衬底的一个或多个局部区域中形成具有绝缘体上硅（SOI）结构的存储单元。 因此，与具有SOI结构的存储单元相比，可以向外围设备施加不同的偏置电压。

公开(公告)号：US20120161277A1

公开(公告)日：2012-06-28

申请号：US13412248

申请日：2012-03-05

申请人： Won-joo KIM ,  Sang-moo Choi ,  Tae-hee Lee ,  Yoon-dong Park

发明人： Won-joo KIM ,  Sang-moo Choi ,  Tae-hee Lee ,  Yoon-dong Park

IPC分类号： H01L27/12

CPC分类号： H01L27/1203 ,  H01L21/76224 ,  H01L21/84 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/1207 ,  H01L29/7841

摘要： Semiconductor devices and semiconductor device manufacturing methods. The semiconductor device manufacturing methods may form a memory cell having a silicon on insulator (SOI) structure only in one or more localized regions of a bulk semiconductor substrate by use selective etching. Accordingly, a different bias voltage may be applied to a peripheral device than to a memory cell having the SOI structure.

摘要翻译： 半导体器件和半导体器件制造方法。 半导体器件制造方法可以通过使用选择性蚀刻在体半导体衬底的一个或多个局部区域中形成具有绝缘体上硅（SOI）结构的存储单元。 因此，与具有SOI结构的存储单元相比，可以向外围设备施加不同的偏置电压。

公开(公告)号：US20100133647A1

公开(公告)日：2010-06-03

申请号：US12591718

申请日：2009-11-30

申请人： Won-joo Kim ,  Sang-moo Choi ,  Tae-hee Lee ,  Yoon-dong Park

发明人： Won-joo Kim ,  Sang-moo Choi ,  Tae-hee Lee ,  Yoon-dong Park

IPC分类号： H01L27/12 ,  H01L21/762

CPC分类号： H01L27/1203 ,  H01L21/76224 ,  H01L21/84 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/1207 ,  H01L29/7841

摘要： Semiconductor devices and semiconductor device manufacturing methods. The semiconductor device manufacturing methods may form a memory cell having a silicon on insulator (SOI) structure only in one or more localized regions of a bulk semiconductor substrate by use selective etching. Accordingly, a different bias voltage may be applied to a peripheral device than to a memory cell having the SOI structure.

摘要翻译： 半导体器件和半导体器件制造方法。 半导体器件制造方法可以通过使用选择性蚀刻在体半导体衬底的一个或多个局部区域中形成具有绝缘体上硅（SOI）结构的存储单元。 因此，与具有SOI结构的存储单元相比，可以向外围设备施加不同的偏置电压。

公开(公告)号：US20100135088A1

公开(公告)日：2010-06-03

申请号：US12591199

申请日：2009-11-12

申请人： Won-joo Kim ,  Sang-moo Choi ,  Tae-hee Lee

发明人： Won-joo Kim ,  Sang-moo Choi ,  Tae-hee Lee

IPC分类号： G11C7/00 ,  G11C5/14

CPC分类号： G11C11/404 ,  G11C2207/2227 ,  G11C2211/4016 ,  H01L27/108 ,  H01L27/10802 ,  H01L29/7841

摘要： Provided is a method of operating a semiconductor device, in which timing for switching each of a drain voltage pulse signal and a gate voltage pulse signal from a first state to a second state is controlled in an erase mode and a write mode.

摘要翻译： 提供了一种操作半导体器件的方法，其中在擦除模式和写入模式中控制用于将漏极电压脉冲信号和栅极电压脉冲信号中的每一个切换从第一状态到第二状态的定时。

公开(公告)号：US20100118623A1

公开(公告)日：2010-05-13

申请号：US12585540

申请日：2009-09-17

申请人： Sang-moo Choi ,  Won-joo Kim ,  Tae-hee Lee

发明人： Sang-moo Choi ,  Won-joo Kim ,  Tae-hee Lee

IPC分类号： G11C7/00

CPC分类号： G11C11/404 ,  G11C2211/4016 ,  H01L29/7841

摘要： A method of operating a semiconductor device including a memory cell of a 1-T DRAM is provided in which a gate voltage level in a hold mode is adjusted to adjust a data sensing margin of the semiconductor device.

摘要翻译： 提供一种操作包括1-T DRAM的存储单元的半导体器件的方法，其中调整保持模式中的栅极电压电平以调整半导体器件的数据感测余量。

公开(公告)号：US08624665B2

公开(公告)日：2014-01-07

申请号：US12462176

申请日：2009-07-30

申请人： Sang-moo Choi ,  Won-joo Kim ,  Tae-hee Lee ,  Dae-kil Cha

发明人： Sang-moo Choi ,  Won-joo Kim ,  Tae-hee Lee ,  Dae-kil Cha

IPC分类号： H03K3/01

CPC分类号： H01L27/10802 ,  G11C11/404 ,  G11C2207/2227 ,  G11C2211/4016 ,  H01L21/84 ,  H01L27/10844 ,  H01L29/7841

摘要： Provided is a method of operating a semiconductor device, wherein an operating mode is set by adjusting timing of a voltage pulse or by adjusting a voltage level of the voltage pulse.

摘要翻译： 提供了一种操作半导体器件的方法，其中通过调整电压脉冲的定时或通过调节电压脉冲的电压电平来设置操作模式。