公开(公告)号：US20070200138A1

公开(公告)日：2007-08-30

申请号：US11709272

申请日：2007-02-22

申请人： Yoshihiko Ozeki ,  Norihito Tokura ,  Yukio Tsuzuki

发明人： Yoshihiko Ozeki ,  Norihito Tokura ,  Yukio Tsuzuki

IPC分类号： H01L29/74

CPC分类号： H01L27/0611 ,  H01L29/7395 ,  H01L29/8611

摘要： A semiconductor device includes: a semiconductor substrate; a IGBT region including a first region on a first surface of the substrate and providing a channel-forming region and a second region on a second surface of the substrate and providing a collector; a diode region including a third region on the first surface and providing an anode or a cathode and a fourth region on the second surface and providing the anode or the cathode; a periphery region including a fifth region on the first surface and a sixth region on the second surface. The first, third and fifth regions are commonly and electrically coupled, and the second, fourth and sixth regions are commonly and electrically coupled with one another.

摘要翻译： 半导体器件包括：半导体衬底; IGBT区域，包括在所述基板的第一表面上的第一区域，并且在所述基板的第二表面上提供沟道形成区域和第二区域，并提供集电体; 二极管区域，包括在第一表面上的第三区域，并在第二表面上提供阳极或阴极和第四区域，并提供阳极或阴极; 外围区域，包括在第一表面上的第五区域和第二表面上的第六区域。 第一，第三和第五区域通常和电耦合，并且第二，第四和第六区域彼此通常电耦合。

公开(公告)号：US20060244053A1

公开(公告)日：2006-11-02

申请号：US11398551

申请日：2006-04-06

申请人： Yukio Tsuzuki ,  Norihito Tokura ,  Yoshihiko Ozeki ,  Kensaku Yamamoto

发明人： Yukio Tsuzuki ,  Norihito Tokura ,  Yoshihiko Ozeki ,  Kensaku Yamamoto

IPC分类号： H01L29/76

CPC分类号： H01L29/7397 ,  H01L29/1095 ,  H01L29/42376 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes: a first semiconductor layer; a second semiconductor layer on the first semiconductor layer; a third semiconductor layer on the second semiconductor layer; a fourth semiconductor layer in a part of the third semiconductor layer; a trench penetrating the fourth semiconductor layer and the third semiconductor layer and reaching the second semiconductor layer; a gate insulation film on an inner wall of the trench; a gate electrode on the gate insulation film in the trench; a first electrode; and a second electrode. The trench includes a bottom with a curved surface having a curvature radius equal to or smaller than 0.5 μm.

摘要翻译： 一种半导体器件包括：第一半导体层; 在所述第一半导体层上的第二半导体层; 第二半导体层上的第三半导体层; 在所述第三半导体层的一部分中的第四半导体层; 穿过第四半导体层和第三半导体层并到达第二半导体层的沟槽; 沟槽内壁上的栅极绝缘膜; 在沟槽中的栅极绝缘膜上的栅电极; 第一电极; 和第二电极。 沟槽包括具有曲率半径等于或小于0.5μm的曲面的底部。

公开(公告)号：US07667269B2

公开(公告)日：2010-02-23

申请号：US11398551

申请日：2006-04-06

申请人： Yukio Tsuzuki ,  Norihito Tokura ,  Yoshihiko Ozeki ,  Kensaku Yamamoto

发明人： Yukio Tsuzuki ,  Norihito Tokura ,  Yoshihiko Ozeki ,  Kensaku Yamamoto

IPC分类号： H01L23/62

CPC分类号： H01L29/7397 ,  H01L29/1095 ,  H01L29/42376 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes: a first semiconductor layer; a second semiconductor layer on the first semiconductor layer; a third semiconductor layer on the second semiconductor layer; a fourth semiconductor layer in a part of the third semiconductor layer; a trench penetrating the fourth semiconductor layer and the third semiconductor layer and reaching the second semiconductor layer; a gate insulation film on an inner wall of the trench; a gate electrode on the gate insulation film in the trench; a first electrode; and a second electrode. The trench includes a bottom with a curved surface having a curvature radius equal to or smaller than 0.5 μm.

摘要翻译： 一种半导体器件包括：第一半导体层; 在所述第一半导体层上的第二半导体层; 第二半导体层上的第三半导体层; 在所述第三半导体层的一部分中的第四半导体层; 穿过第四半导体层和第三半导体层并到达第二半导体层的沟槽; 沟槽内壁上的栅极绝缘膜; 在沟槽中的栅极绝缘膜上的栅电极; 第一电极; 和第二电极。 沟槽包括具有曲率半径等于或小于0.5μm的曲面的底部。

公开(公告)号：US08102025B2

公开(公告)日：2012-01-24

申请号：US11709272

申请日：2007-02-22

申请人： Yoshihiko Ozeki ,  Norihito Tokura ,  Yukio Tsuzuki

发明人： Yoshihiko Ozeki ,  Norihito Tokura ,  Yukio Tsuzuki

IPC分类号： H01L29/66

CPC分类号： H01L27/0611 ,  H01L29/7395 ,  H01L29/8611

摘要： A semiconductor device includes: a semiconductor substrate; a IGBT region including a first region on a first surface of the substrate and providing a channel-forming region and a second region on a second surface of the substrate and providing a collector; a diode region including a third region on the first surface and providing an anode or a cathode and a fourth region on the second surface and providing the anode or the cathode; a periphery region including a fifth region on the first surface and a sixth region on the second surface. The first, third and fifth regions are commonly and electrically coupled, and the second, fourth and sixth regions are commonly and electrically coupled with one another.

摘要翻译： 半导体器件包括：半导体衬底; IGBT区域，包括在所述基板的第一表面上的第一区域，并且在所述基板的第二表面上提供沟道形成区域和第二区域，并提供集电体; 二极管区域，包括在第一表面上的第三区域，并在第二表面上提供阳极或阴极和第四区域，并提供阳极或阴极; 外围区域，包括在第一表面上的第五区域和第二表面上的第六区域。 第一，第三和第五区域通常和电耦合，并且第二，第四和第六区域彼此通常电耦合。

公开(公告)号：US07456484B2

公开(公告)日：2008-11-25

申请号：US11648894

申请日：2007-01-03

申请人： Yoshihiko Ozeki ,  Norihito Tokura ,  Yukio Tsuzuki

发明人： Yoshihiko Ozeki ,  Norihito Tokura ,  Yukio Tsuzuki

IPC分类号： H01L21/00

CPC分类号： H01L29/7395 ,  H01L27/0664 ,  H01L29/0834 ,  H01L29/66333 ,  H01L29/861

摘要： A semiconductor device includes: a semiconductor substrate having first and second semiconductor layers; an IGBT having a collector region, a base region in the first semiconductor layer, an emitter region in the base region, and a channel region in the base region between the emitter region and the first semiconductor layer; a diode having an anode region in the first semiconductor layer and a cathode electrode on the first semiconductor layer; and a resistive region. The collector region and the second semiconductor layer are disposed on the first semiconductor layer. The resistive region for increasing a resistance of the second semiconductor layer is disposed in a current path between the channel region and the cathode electrode through the first semiconductor layer and the second semiconductor layer with bypassing the collector region.

摘要翻译： 半导体器件包括：具有第一和第二半导体层的半导体衬底; IGBT，其具有集电极区域，第一半导体层中的基极区域，基极区域中的发射极区域和发射极区域与第一半导体层之间的基极区域中的沟道区域; 在所述第一半导体层中具有阳极区域的二极管和所述第一半导体层上的阴极电极; 和电阻区域。 集电极区域和第二半导体层设置在第一半导体层上。 用于增加第二半导体层的电阻的电阻区域通过绕过集电极区域而被布置在通过第一半导体层和第二半导体层的沟道区域和阴极电极之间的电流通路中。

公开(公告)号：US20070158680A1

公开(公告)日：2007-07-12

申请号：US11648894

申请日：2007-01-03

申请人： Yoshihiko Ozeki ,  Norihito Tokura ,  Yukio Tsuzuki

发明人： Yoshihiko Ozeki ,  Norihito Tokura ,  Yukio Tsuzuki

IPC分类号： H01L29/74

CPC分类号： H01L29/7395 ,  H01L27/0664 ,  H01L29/0834 ,  H01L29/66333 ,  H01L29/861

摘要： A semiconductor device includes: a semiconductor substrate having first and second semiconductor layers; an IGBT having a collector region, a base region in the first semiconductor layer, an emitter region in the base region, and a channel region in the base region between the emitter region and the first semiconductor layer; a diode having an anode region in the first semiconductor layer and a cathode electrode on the first semiconductor layer; and a resistive region. The collector region and the second semiconductor layer are disposed on the first semiconductor layer. The resistive region for increasing a resistance of the second semiconductor layer is disposed in a current path between the channel region and the cathode electrode through the first semiconductor layer and the second semiconductor layer with bypassing the collector region.

摘要翻译： 半导体器件包括：具有第一和第二半导体层的半导体衬底; IGBT，其具有集电极区域，第一半导体层中的基极区域，基极区域中的发射极区域和发射极区域与第一半导体层之间的基极区域中的沟道区域; 在所述第一半导体层中具有阳极区域和在所述第一半导体层上的阴极电极的二极管; 和电阻区域。 集电极区域和第二半导体层设置在第一半导体层上。 用于增加第二半导体层的电阻的电阻区域通过绕过集电极区域而被布置在通过第一半导体层和第二半导体层的沟道区域和阴极电极之间的电流通路中。

公开(公告)号：US06603173B1

公开(公告)日：2003-08-05

申请号：US09391236

申请日：1999-09-07

申请人： Yoshifumi Okabe ,  Yoshihiko Ozeki ,  Shigeki Takahashi ,  Norihito Tokura

发明人： Yoshifumi Okabe ,  Yoshihiko Ozeki ,  Shigeki Takahashi ,  Norihito Tokura

IPC分类号： H01L2976

CPC分类号： H01L29/7813 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4236

摘要： A vertical power MOSFET, which can improve a surge withstand voltage and a surge withstand voltage against a surge voltage from an inductance load L. The vertical power MOSFET has a plurality of unit cells. The unit cell is formed from a MOSFET that uses a p-type base layer at a sidewall of a rectangular U-groove as a channel portion. Each of the p-type base layer of each unit cell is connected each others Accordingly, it can restrain an impurity concentration of a corner portion (a portion positioned at a corner) of the rectangular p-type base layer from being decreased. Therefore, it can reduce the difference in distance from the end portion of the p-type base layer to the end portion of the depletion layer. As a result, it can improve the surge withstand voltage when a surge voltage is input from an inductance load L.

摘要翻译： 一种垂直功率MOSFET，其可以提高抗电压耐受电压和抵抗来自电感负载L的浪涌电压的浪涌耐受电压。垂直功率MOSFET具有多个单元电池。 单位电池由在矩形U形槽的侧壁处使用p型基底层作为沟道部分的MOSFET形成。 每个单电池的p型基极层彼此连接。因此，能够抑制矩形p型基极层的角部（位于角部的部分）的杂质浓度降低。 因此，可以减少与p型基底层的端部到耗尽层的端部的距离的差异。 因此，当从电感负载L输入浪涌电压时，可以提高浪涌耐受电压。

公开(公告)号：US06765266B2

公开(公告)日：2004-07-20

申请号：US10308085

申请日：2002-12-03

申请人： Yoshihiko Ozeki ,  Yutaka Tomatsu ,  Norihito Tokura ,  Haruo Kawakita

发明人： Yoshihiko Ozeki ,  Yutaka Tomatsu ,  Norihito Tokura ,  Haruo Kawakita

IPC分类号： H01L2360

CPC分类号： H01L29/404 ,  H01L27/0251 ,  H01L2924/0002 ,  H01L2924/00

摘要： In a semiconductor device of the present invention, a first semiconductor region is formed so that a peripheral edge thereof is located between a first field plate ring that corresponds to one of field plate rings located at the innermost side thereof and a second field plate ring that corresponds to one of the field plate rings adjacent the first plate ring. Accordingly, when a surge voltage is applied to the semiconductor device of the present invention, an electric field concentration at a part of the isolation film located under the first one of the field plate rings is relaxed and an electric field intensity decreases. Therefore, the reliability of the isolation film for withstanding the surge voltage increases.

摘要翻译： 在本发明的半导体器件中，形成第一半导体区域，使得其周缘位于与位于其最内侧的场板环之一相对应的第一场板环与第二场板环之间， 对应于邻近第一板环的场板环中的一个。 因此，当对本发明的半导体器件施加浪涌电压时，位于第一场的场板环之下的隔离膜的一部分处的电场浓度被放宽，并且电场强度降低。 因此，用于耐受浪涌电压的隔离膜的可靠性增加。

公开(公告)号：US07498634B2

公开(公告)日：2009-03-03

申请号：US11649367

申请日：2007-01-04

申请人： Yukio Tsuzuki ,  Norihito Tokura

发明人： Yukio Tsuzuki ,  Norihito Tokura

IPC分类号： H01L29/76

CPC分类号： H01L27/0664 ,  H01L29/0834 ,  H01L29/7397 ,  H01L29/861

摘要： A semiconductor device includes: a substrate having a first side and a second side; an IGBT; and a diode. The substrate includes a first layer, a second layer on the first layer, a first side N region on the second layer, second side N and P regions on the second side of the first layer, a first electrode in a first trench for a gate electrode, a second electrode on the first side N region and in a second trench for an emitter electrode and an anode electrode, and a third electrode on the second side N and P regions for a collector electrode and a cathode. The first trench penetrates the first side N region and the second layer, and reaches the first layer. The second trench penetrates the first side N region, and reaches the second layer.

摘要翻译： 一种半导体器件包括：具有第一面和第二面的衬底; IGBT; 和二极管。 衬底包括第一层，第一层上的第二层，第二层上的第一侧N区，第一层的第二侧上的第二侧N和P区，用于栅极的第一沟槽中的第一电极 电极，第一侧N区域上的第二电极和用于发射电极和阳极电极的第二沟槽中，以及在第二侧的第三电极N和用于集电极和阴极的P区域。 第一沟槽穿过第一侧N区和第二层，并到达第一层。 第二沟槽穿过第一侧N区域并到达第二层。

公开(公告)号：US20080315248A1

公开(公告)日：2008-12-25

申请号：US11885334

申请日：2007-03-20

申请人： Norihito Tokura ,  Yukio Tsuzuki ,  Kenji Kouno

发明人： Norihito Tokura ,  Yukio Tsuzuki ,  Kenji Kouno

IPC分类号： H01L29/739 ,  G06F17/50

CPC分类号： H01L29/7395 ,  H01L27/0664 ,  H01L29/861

摘要： A semiconductor device includes: a semiconductor substrate; an IGBT cell; and a diode cell. The substrate includes a first layer on a first surface, second and third layers adjacently arranged on a second surface of the substrate and a fourth layer between the first layer and the second and third layers. The first layer provides a drift layer of the IGBT cell and the diode cell. The second layer provides a collector layer of the IGBT cell. The third layer provides one electrode connection layer of the diode cell. A resistivity ρ1 and a thickness L1 of the first layer, a resistivity ρ2 and a thickness L2 of the fourth layer, and a half of a minimum width W2 of the second layer on a substrate plane have a relationship of (ρ1/ρ2)×(L1·L2/W22)

摘要翻译： 半导体器件包括：半导体衬底; IGBT单元; 和二极管单元。 衬底包括在第一表面上的第一层，相邻地布置在衬底的第二表面上的第二层和第三层以及在第一层和第二层和第三层之间的第四层。 第一层提供了IGBT单元和二极管单元的漂移层。 第二层提供IGBT单元的集电极层。 第三层提供二极管单元的一个电极连接层。 第一层的电阻率rho1和第一层的厚度L1，第四层的电阻率rho2和厚度L2以及第二层在基板平面上的最小宽度W2的一半具有（rho1 / rho2）× （L1.L2 / W22）<1.6。