利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

25 条记录 (耗时 0.033 秒)

    Memory module cutting off DM pad leakage current
    2.
    发明授权
    Memory module cutting off DM pad leakage current 有权
    内存模块切断DM焊盘漏电流

    公开(公告)号：US08462534B2

    公开(公告)日：2013-06-11

    申请号：US13430860

    申请日：2012-03-27

    申请人： Seok-Il Kim ,  You-Keun Han ,  Seung-Jin Seo

    发明人： Seok-Il Kim ,  You-Keun Han ,  Seung-Jin Seo

    IPC分类号： G11C5/02

    CPC分类号： G11C7/1078 ,  G11C5/06 ,  G11C7/1084 ,  G11C11/4093 ,  G11C2207/105

    摘要： A memory module includes: an ODT circuit on a memory device and including pull-up and pull-down resistors connected between pull-up and pull-down transistors. A data masking (DM) pad is provided in a tap region of the module board. A current leakage monitoring unit is also provided and receives a ground state signal from the DM pad and a bit configuration signal from the memory device and disables the pull-up transistors to cut off a current path between the pull-up resistors of the ODT circuit and the DM pad during a ODT enable mode.

    摘要翻译： 存储器模块包括：存储器件上的ODT电路，并且包括连接在上拉和下拉晶体管之间的上拉和下拉电阻。 在模块板的抽头区域中提供数据屏蔽（DM）焊盘。 还提供电流泄漏监测单元并接收来自DM焊盘的基态信号和来自存储器件的位配置信号，并禁止上拉晶体管截止ODT电路的上拉电阻之间的电流通路 和ODT使能模式下的DM焊盘。

    Memory module cutting off DM pad leakage current
    3.
    发明授权
    Memory module cutting off DM pad leakage current 有权
    内存模块切断DM焊盘漏电流

    公开(公告)号：US08159853B2

    公开(公告)日：2012-04-17

    申请号：US12693010

    申请日：2010-01-25

    申请人： Seok-Il Kim ,  You-Keun Han ,  Seung-Jin Seo

    发明人： Seok-Il Kim ,  You-Keun Han ,  Seung-Jin Seo

    IPC分类号： G11C5/02

    CPC分类号： G11C7/1078 ,  G11C5/06 ,  G11C7/1084 ,  G11C11/4093 ,  G11C2207/105

    摘要： A memory module includes: an ODT circuit on a memory device and including pull-up and pull-down resistors connected between pull-up and pull-down transistors. A data masking (DM) pad is provided in a tap region of the module board. A current leakage monitoring unit is also provided and receives a ground state signal from the DM pad and a bit configuration signal from the memory device and disables the pull-up transistors to cut off a current path between the pull-up resistors of the ODT circuit and the DM pad during a ODT enable mode.

    摘要翻译： 存储器模块包括：存储器件上的ODT电路，并且包括连接在上拉和下拉晶体管之间的上拉和下拉电阻。 在模块板的抽头区域中提供数据屏蔽（DM）焊盘。 还提供电流泄漏监测单元并接收来自DM焊盘的基态信号和来自存储器件的位配置信号，并禁止上拉晶体管截止ODT电路的上拉电阻之间的电流通路 和ODT使能模式下的DM焊盘。

    MEMORY MODULE INCLUDING MEMORY BUFFER AND MEMORY SYSTEM HAVING THE SAME
    4.
    发明申请
    MEMORY MODULE INCLUDING MEMORY BUFFER AND MEMORY SYSTEM HAVING THE SAME 有权
    包含存储器缓冲器的存储器模块和具有该存储器模块的存储器系统

    公开(公告)号：US20110176371A1

    公开(公告)日：2011-07-21

    申请号：US12959504

    申请日：2010-12-03

    申请人： Soon-Deok Jang ,  Seok-Il Kim ,  Seung-Jin Seo ,  You-Keun Han

    发明人： Soon-Deok Jang ,  Seok-Il Kim ,  Seung-Jin Seo ,  You-Keun Han

    IPC分类号： G11C7/10 ,  G11C7/00

    CPC分类号： G11C7/1045 ,  G11C5/04 ,  G11C29/02 ,  G11C29/022

    摘要： A memory buffer selecting between a parallel test mode and a mode register control mode, and a memory module and memory system having the memory buffer are disclosed. The memory buffer includes a control circuit and a mode selecting circuit. The control circuit generates a mode control signal based on a first chip selecting signal, a second chip selecting signal, a row address signal, a column address signal, and a write enable signal. The mode selecting circuit selects one of a parallel test mode and a mode register control mode in response to the mode control signal.

    摘要翻译： 公开了一种在并行测试模式和模式寄存器控制模式之间选择的存储器缓冲器，以及具有存储器缓冲器的存储器模块和存储器系统。 存储器缓冲器包括控制电路和模式选择电路。 控制电路基于第一芯片选择信号，第二芯片选择信号，行地址信号，列地址信号和写使能信号来生成模式控制信号。 模式选择电路响应于模式控制信号选择并行测试模式和模式寄存器控制模式中的一种。

    Memory module including memory buffer and memory system having the same
    5.
    发明授权
    Memory module including memory buffer and memory system having the same 有权
    内存模块包括内存缓冲区和具有相同内存的系统

    公开(公告)号：US08576637B2

    公开(公告)日：2013-11-05

    申请号：US12959504

    申请日：2010-12-03

    申请人： Soon-Deok Jang ,  Seok-Il Kim ,  Seung-Jin Seo ,  You-Keun Han

    发明人： Soon-Deok Jang ,  Seok-Il Kim ,  Seung-Jin Seo ,  You-Keun Han

    IPC分类号： G11C7/10

    CPC分类号： G11C7/1045 ,  G11C5/04 ,  G11C29/02 ,  G11C29/022

    摘要： A memory buffer selecting between a parallel test mode and a mode register control mode, and a memory module and memory system having the memory buffer are disclosed. The memory buffer includes a control circuit and a mode selecting circuit. The control circuit generates a mode control signal based on a first chip selecting signal, a second chip selecting signal, a row address signal, a column address signal, and a write enable signal. The mode selecting circuit selects one of a parallel test mode and a mode register control mode in response to the mode control signal.

    摘要翻译： 公开了一种在并行测试模式和模式寄存器控制模式之间选择的存储器缓冲器，以及具有存储器缓冲器的存储器模块和存储器系统。 存储器缓冲器包括控制电路和模式选择电路。 控制电路基于第一芯片选择信号，第二芯片选择信号，行地址信号，列地址信号和写使能信号来生成模式控制信号。 模式选择电路响应于模式控制信号选择并行测试模式和模式寄存器控制模式中的一种。

    Method of testing a memory module and hub of the memory module
    6.
    发明授权
    Method of testing a memory module and hub of the memory module 失效
    测试内存模块和内存模块集线器的方法

    公开(公告)号：US07447954B2

    公开(公告)日：2008-11-04

    申请号：US11118377

    申请日：2005-05-02

    申请人： Seung-Man Shin ,  Byung-Se So ,  Seung-Jin Seo ,  You-Keun Han

    发明人： Seung-Man Shin ,  Byung-Se So ,  Seung-Jin Seo ,  You-Keun Han

    IPC分类号： G11C29/00

    CPC分类号： G11C29/08 ,  G11C5/04 ,  G11C2029/5602

    摘要： A method of testing a memory module comprising converting a hub of the memory module into a transparent mode, providing first data corresponding to a first address to the hub of the memory module, providing the first data of the hub of the memory module to a first address of a memory, providing first expected data to the hub of the memory module, outputting second data stored at the first address of the memory to the hub of the memory module, and comparing the second data with the first expected data.

    摘要翻译： 一种测试存储器模块的方法，包括将存储器模块的集线器转换为透明模式，向存储器模块的集线器提供对应于第一地址的第一数据，将存储器模块的集线器的第一数据提供给第一 存储器的地址，向存储器模块的集线器提供第一预期数据，将存储在存储器的第一地址的第二数据输出到存储器模块的集线器，以及将第二数据与第一预期数据进行比较。