公开(公告)号：WO2016196842A1

公开(公告)日：2016-12-08

申请号：PCT/US2016/035590

申请日：2016-06-02

Applicant: ARISTA NETWORKS, INC.

Inventor： LUBIVY, Alexander

IPC: H04L12/933 ,  H04L12/931 ,  H04L12/947 ,  H04L12/04

CPC classification number: G06F13/4004 ,  G06F13/36 ,  Y02D10/14 ,  Y02D10/151

Abstract: A method and apparatus of a network element that includes a line card without retimers between an ASIC and either a network connector or mid-plane connector is described. In an exemplary embodiment, the network element includes a line card coupled to a fabric card. The line card includes a plurality of mid-place connectors, a plurality of network connectors, and a plurality of application-specific integrated circuits (ASICs). In addition, one of plurality the mid-plane connectors couple the line card with the fabric card. Furthermore, the plurality of network connectors to communicate data with devices coupled to the network element and each of the plurality of ASICs process the data. The line card further is configured such that each of the of plurality of ASICs is coupled to each of the plurality of mid-plane connectors by a different mid-plane connector - ASIC path without boosting a signal on that path and each of the plurality of ASICs is further coupled to each of the plurality of network connectors by a different network connector -ASIC path without boosting a signal on that path.

Abstract translation: 描述了包括在ASIC和网络连接器或中间平面连接器之间没有重新定时器的线路卡的网络元件的方法和装置。 在示例性实施例中，网络元件包括耦合到织物卡的线卡。 线卡包括多个中间连接器，多个网络连接器和多个专用集成电路（ASIC）。 此外，多个中间平面连接器中的一个将线卡与织物卡耦合。 此外，用于与耦合到网络元件的设备和多个ASIC中的每一个传送数据的多个网络连接器处理该数据。 线卡还被配置为使得多个ASIC中的每一个通过不同的中间平面连接器ASIC路径耦合到多个中间平面连接器中的每一个，而不增加该路径上的信号，并且多个 ASIC还通过不同的网络连接器-ASIC路径耦合到多个网络连接器中的每一个，而不增加该路径上的信号。

公开(公告)号：WO2016185339A1

公开(公告)日：2016-11-24

申请号：PCT/IB2016/052765

申请日：2016-05-13

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM UNITED KINGDOM LIMITED ,  IBM (CHINA) INVESTMENT COMPANY LIMITED

Inventor： HATHORN, Roger ,  HOLLEY, Bret, Wayne ,  KALOS, Matthew, Joseph

IPC: G06F3/00

CPC classification number: G06F13/4027 ,  G06F3/0613 ,  G06F3/0656 ,  G06F3/067 ,  G06F5/12 ,  G06F13/1642 ,  G06F13/1673 ,  G06F13/36 ,  G06F2003/0691 ,  G06F2205/126 ,  G06F2213/0008 ,  H04L47/39

Abstract: A channel of a host computational device sends a command to transfer data to a control unit included in a storage controller. The channel of the host computational device receives a number of buffer credits from the control unit for communication with the control unit, where the number of buffer credits that is received is based on the control unit monitoring a number of transfer ready operations and a number of retry operations during a monitoring period while communicating with a plurality of channels that includes the channel.

Abstract translation: 主机计算装置的信道发送向存储控制器中包含的控制单元传送数据的命令。 主计算装置的信道从控制单元接收与控制单元进行通信的多个缓冲器信用，其中所接收的缓冲器信用的数目是基于控制单元监视多个传送就绪操作和多个 在与包括频道的多个频道通信的同时，在监视期间重试操作。

公开(公告)号：WO2016095435A1

公开(公告)日：2016-06-23

申请号：PCT/CN2015/079976

申请日：2015-05-27

Applicant: 深圳市中兴微电子技术有限公司

Inventor： 田宾馆

IPC: G06F13/36

CPC classification number: G06F13/36

Abstract: 本发明公开了一种多芯片级联的方法，该方法包括：芯片接收主从片模式选择信号，所述主从片模式选择信号用于指示所述芯片工作在主片模式或从片模式；依据所述主从片模式选择信号确定自身工作在主片模式时，对N个从芯片进行访问和控制，并且与所述N个从芯片进行数据交互；确定自身工作在从片模式时，接收主芯片的访问和控制，并且与所述主芯片进行数据交互；其中，所述N为大于等于1的正整数。本发明还同时公开了实现所述方法的芯片、装置和存储介质。

公开(公告)号：WO2016062057A1

公开(公告)日：2016-04-28

申请号：PCT/CN2015/078008

申请日：2015-04-30

Applicant: 深圳市中兴微电子技术有限公司

Inventor： 蒋建平

IPC: G06F13/36

CPC classification number: G06F13/36

Abstract: 一种防止总线死锁的装置、方法及计算机存储介质；所述装置包括：外设延时单元（101），配置为监测总线和外设之间的总线状态，得到第一总线状态信号发送给状态监控单元（103），并根据收到的复位控制指令对总线和外设之间的第一握手信号进行复位操作；处理器延时单元（102），配置为监测总线和处理器之间的总线状态，得到第二总线状态信号发送给状态监控单元（103），并根据收到的复位控制指令对总线和处理器之间的第二握手信号进行复位操作；状态监控单元（103），配置为对所述第一总线状态信号和/或第二总线状态信号计时，当计时时间超过对应设定时间时，发送复位控制指令，使得所述外设延时单元（101）和处理器延时单元（102）对握手信号进行复位。

公开(公告)号：WO2016052218A1

公开(公告)日：2016-04-07

申请号：PCT/JP2015/076412

申请日：2015-09-17

Applicant: ソニー株式会社

Inventor： 増田　貴志

IPC: H04L25/03 ,  G06F13/36

CPC classification number: H04B10/508 ,  G06F13/36 ,  G06F13/4282 ,  H04B10/80 ,  H04L25/4902

Abstract: 　本技術は、速度が異なる複数の信号を含む信号を高品質で伝送することができるようにする伝送装置、伝送方法、及び、フィルタ回路に関する。 伝送装置は、速度が異なる複数の信号を入力信号からそれぞれ検出する検出部を備える。また、伝送装置は、検出部による複数の信号の検出結果に基づいて、複数の信号を含む出力信号の出力を制御する出力制御部を備える。本技術は、例えば、USB3.0の規格に準拠したシリアル信号を伝送する伝送装置や、上記のシリアル信号をミリ波信号又は光信号に変換して送受信する伝送装置に適用することができる。

Abstract translation: 该特征涉及能够以高质量传输包括具有不同速度的多个信号的信号的传输设备，传输方法和滤波器电路。 发送装置设置有用于检测与输入信号不同的速度的多个信号的检测单元。 发送装置还设置有输出控制单元，用于根据检测单元的多个信号的检测结果来控制包括多个信号的输出信号的输出。 该特征可以应用于例如用于发送符合USB3.0标准的串行信号的发送装置和用于将串行信号转换为毫米波信号或光信号并发送/接收毫米的发送装置 波信号或光信号。

公开(公告)号：WO2016031456A1

公开(公告)日：2016-03-03

申请号：PCT/JP2015/071078

申请日：2015-07-24

Applicant: ソニー株式会社

Inventor： 林　隆道 ,  久野　浩 ,  宮下　誠 ,  海老原　宗毅

IPC: G06F13/36 ,  G06F3/00 ,  G06F3/06 ,  G06F3/08 ,  G06F13/38

CPC classification number: G06F13/385 ,  G06F3/00 ,  G06F3/06 ,  G06F3/08 ,  G06F9/54 ,  G06F12/1408 ,  G06F13/36 ,  G06F13/38 ,  G06F13/4282 ,  G06F21/606 ,  G06F21/79 ,  G06F2212/1052

Abstract: ホストと、ホストに接続された記録デバイスとの間で記録再生データの転送のみならずセキュリティコマンドの転送も可能とする構成を実現する。ＵＳＢ－Ａコネクタと、ＵＳＢ－ｍｉｃｒｏＢコネクタを有するＵＳＢリーダライタであり、リーダライタ制御部がＵＳＢ－ｍｉｃｒｏＢコネクタに電源供給ホストが接続され、ＵＳＢ－Ａコネクタ側に記録メディアが装着された場合、マスストレージクラス対応データ転送部を介して記録メディアの記録再生データを転送し、非マスストレージクラス対応データ転送部を介して認証処理等に適用するセキュリティコマンドを転送する。ＵＳＢリーダライタを装着したホストは、記録再生データパスと、セキュリティコマンドパスの２つのパスを利用して異なるカテゴリのデータ転送を実行する。

Abstract translation: 实现了不仅传送记录/再现数据而且在主机和连接到主机的记录装置之间传送安全命令的配置。 一种USB读取器/写入器，包括USB-A连接器和USB-microB连接器，其中当电源主机连接到USB-microB连接器并且记录介质安装在USB-A上时，读/写器控制单元 连接器侧通过大容量存储类别适应数据传送单元传送记录介质的记录/再现数据，并通过非大容量存储类别适配数据传送来传送应用于认证处理等的安全命令 单元。 配有USB读写器的主机使用记录/再现数据路径和安全命令路径的两条路径执行不同类别数据的传送。

公开(公告)号：WO2015196879A1

公开(公告)日：2015-12-30

申请号：PCT/CN2015/079451

申请日：2015-05-21

Applicant: 深圳奥比中光科技有限公司

Inventor： 肖振中 ,  许宏淮 ,  刘龙 ,  黄源浩

IPC: G06F15/78

CPC classification number: G06F13/4027 ,  G06F1/3253 ,  G06F13/36 ,  G06F13/382 ,  G06F13/4022 ,  G06F13/4072 ,  G06F15/78 ,  G11C16/24 ,  G11C16/26

Abstract: 一种光学三维传感专用ASIC芯片系统，其包括DEPTH ENGINE模块、REGISTER PROCESSOR模块、控制器模块、寄存器模块、RGB CMOS驱动模块、IR CMOS驱动模块、AXI总线接口模块、APB总线接口模块、AXI/APB桥模块、Flash存储驱动模块和DDR3存储驱动模块；当处理非光学三维数据时，控制器模块发出指令，接通外部Flash存储器，用以处理非光学三维数据；当处理光学三维数据时，控制器模块发出指令，同时接通外部Flash存储器和外部DDR3存储器，用以处理光学三维数据，以便快速处理高精度的光学三维数据，从而使获得的光学三维深度图像的分辨率高且延迟短。

公开(公告)号：WO2015194534A1

公开(公告)日：2015-12-23

申请号：PCT/JP2015/067264

申请日：2015-06-16

Applicant: 日本電気株式会社

Inventor： 辻　聡

IPC: H04L12/44 ,  G06F13/14 ,  G06F13/36 ,  H04L12/931

CPC classification number: H04L45/745 ,  G06F13/14 ,  G06F13/36 ,  H04L12/44 ,  H04L49/25 ,  H04L49/70 ,  H04L69/22

Abstract: 　本発明は、Ｉ／Ｏファブリックの柔軟性を損なうことなく、コンピュータを構成するリソース同士を接続することを可能とする。ファブリック内のスイッチは、受信したパケットのヘッダを解析する解析部と、前記ヘッダに含まれるリクエストの種別、要求元、宛先の情報から、前記パケットに対する操作を決定する決定部と、前記決定部で決定された前記操作に従って、前記パケットに含まれるリクエストへの応答、前記パケットの書き換え、前記パケットの転送のうちの少なくとも１つを実行する手段を備えた実行部を備える。

Abstract translation: 本发明使得可以将构成计算机的资源连接在一起而不损害I / O结构的灵活性。 所述结构中的交换机包括：分析单元，分析接收到的分组的报头; 确定单元，从指示包含在所述报头中的请求的原始，目的地和类型的信息确定对分组执行的操作; 以及执行单元，其具有：根据由所述确定单元确定的操作对包含在所述分组中的请求进行响应的装置，重写所述分组，和/或转发所述分组。

公开(公告)号：WO2015152249A1

公开(公告)日：2015-10-08

申请号：PCT/JP2015/060144

申请日：2015-03-31

Applicant: 株式会社リコー ,  加藤 喜永

Inventor： 加藤　喜永

IPC: H04N7/15 ,  G06F13/00

CPC classification number: G06F13/36 ,  G06F13/4068 ,  H04N7/15

Abstract: 　複数の伝送端末を管理する伝送管理装置とネットワークを介して接続し、他の伝送端末の少なくとも１つと伝送を行う伝送端末は、伝送中である伝送端末の数の取得要求を表す端末情報要求を前記伝送管理装置に送信する送信手段と、前記伝送中である伝送端末から受信した画像データを表示装置に表示すると共に、前記端末情報要求に対し前記伝送管理装置から受信した前記伝送中である伝送端末の数を前記表示装置に表示する表示手段と、を有する。

Abstract translation: 发送终端连接到用于经由网络管理多个发送终端的发送管理装置，并且向至少一个其他发送终端进行发送，所述发送终端包括：发送装置，向所述发送管理装置发送， 指示执行发送的发送终端的数量的请求的终端信息请求; 以及显示装置，用于在显示装置上显示从执行发送的每个发送终端接收到的图像数据，并且在显示装置上显示从发送管理装置接收的执行发送的发送终端的数量 响应终端信息请求。

公开(公告)号：WO2015142436A1

公开(公告)日：2015-09-24

申请号：PCT/US2015/014654

申请日：2015-02-05

Applicant: INTEL CORPORATION

Inventor： HSUEH, Tzu-Chien ,  BALAMURUGAN, Ganesh ,  CASPER, Bryan K.

IPC: H03K19/0175 ,  H04L25/02

CPC classification number: G06F13/4072 ,  G06F1/189 ,  G06F1/3287 ,  G06F1/3296 ,  G06F13/20 ,  G06F13/36 ,  G06F13/4282 ,  H04L25/0272

Abstract: Described is a reconfigurable transmitter which includes: a first pad; a second pad; a first single-ended driver coupled to the first pad; a second single-ended driver to the second pad; a differential driver coupled to the first and second pads; and a logic unit to enable of the first and second single-ended drivers, or to enable the differential driver.

Abstract translation: 描述的是可重新配置的发射机，其包括：第一焊盘; 第二垫 耦合到第一焊盘的第一单端驱动器; 第二个单端驱动器到第二个垫; 耦合到所述第一和第二焊盘的差分驱动器; 以及用于启用第一和第二单端驱动器或启用差分驱动器的逻辑单元。