-
公开(公告)号：WO2006046300A1
公开(公告)日：2006-05-04
申请号：PCT/JP2004/016118
申请日：2004-10-29
Applicant: スパンション エルエルシー , Spansion Japan株式会社 , 中井努 , 黒崎一秀
IPC: G11C16/12
Abstract: 半導体装置は、メモリセルのドレインに書込み電圧を供給する書込電圧供給回路と、前記メモリセルに接続されたデータバス線に流れる電流に応じて、前記書込電圧供給回路の出力の電位を下げるプルダウン回路と、前記書込電圧供給回路の書込み電圧を供給する強さを制限する書込電圧制限回路とを含む。この半導体装置によれば、プログラム中のドレインノードに流れる電流がある一定のレベルより小さくなったときにドレイン電圧を通常のプログラム時のレベルより低く制御することにより、プログラム終了時および終了間際のドレイン電圧を抑えることができ、ドレインを共有している非選択のセルがドレインディスターブを受けるのを防ぐことができる。
Abstract translation: 半导体器件包括向存储单元的漏极提供写入电压的写入电压提供电路，下拉电路，其降低来自写入电压供应电路的输出的电位，以响应于在 连接到存储单元的数据总线以及限制写入电压供应电路的写入电压供应强度的写入电压限制电路。 在该半导体装置中，当在程序中的漏极节流中流动的电流变得小于某个固定电平时，将漏极电压控制为低于正常程序的电平。 因此，可以抑制编程完成时或紧接编程完成之前的漏极电压，并且防止未被选择但是共享漏极的单元被漏极扰乱。
-
公开(公告)号：WO2006038250A1
公开(公告)日：2006-04-13
申请号：PCT/JP2004/014327
申请日：2004-09-30
Applicant: スパンション エルエルシー , Spansion Japan株式会社 , 黒崎一秀
Inventor： 黒崎一秀
IPC: G11C16/10
CPC classification number: G11C7/1006 , G11C7/1048 , G11C7/1051 , G11C7/1069 , G11C7/1078 , G11C7/1096 , G11C16/10 , G11C16/26 , G11C2216/22
Abstract: チップサイズを増大させることなく、多ビットの同時書き込みを実現できる半導体装置を提供する。半導体装置は、メモリセルにデータを書き込むためのライトデータバスと、前記メモリセルからデータを読み出すためのリードデータバスと、高速書き込み時、前記リードデータバスを用いて前記メモリセルにデータを書き込む第１のライトアンプと、高速書き込み時、前記ライトデータバスを用いて前記メモリセルにデータを書き込む第２のライトアンプと、前記リードデータバスを用いて前記メモリセルからベリファイデータを読み出す第１のセンスアンプと、ライトデータバスを用いて前記メモリセルからベリファイデータを読み出す第２のセンスアンプとを含む。
Abstract translation: 一种半导体器件，其中可以在不增加芯片尺寸的情况下实现同时多位写入。 半导体器件包括用于将数据写入存储器单元的写入数据总线; 用于从存储器单元读取数据的读取数据总线; 第一写入放大器，其在高速写入期间通过使用读取数据总线将数据写入存储器单元; 第二写放大器，其在高速写入期间通过使用写数据总线将数据写入存储单元; 第一读出放大器，通过使用读取的数据总线从存储器单元读取验证数据; 以及通过使用写数据总线从存储器单元读取验证数据的第二读出放大器。
-
公开(公告)号：WO2006035502A1
公开(公告)日：2006-04-06
申请号：PCT/JP2004/014253
申请日：2004-09-29
Applicant: スパンション エルエルシー , Spansion Japan株式会社 , 矢野勝 , 黒崎一秀 , 北崎和宏
IPC: G11C16/24
CPC classification number: G11C8/10 , G11C7/02 , G11C7/18 , G11C16/24 , G11C16/3418 , G11C16/3427
Abstract: メモリセルＭＣに接続したサブビット線ＳＢＬが複数接続されるＭＢＬメインビット線を選択すると共に、選択されたメインビット線ＭＢＬと隣り合うメインビット線ＭＢＬを選択するＹデコーダ６と、選択された隣り合うメインビット線ＭＢＬを所定の配線に接続し、所定電圧に設定するＹＲＳＴトランジスタとを有する構成としている。選択されたメインビット線ＭＢＬに隣り合うメインビット線を所定電圧にすることで隣接するメインビット線ＭＢＬからのノイズを最小限に抑え、電圧マージンの減少を防ぐことができる。
Abstract translation: AY解码器（6）选择连接到与存储单元（MC）连接的多个子位线（SBL）的主位线（MBL），并且还选择与选择的主位线相邻的主位线（MBL） MBL）。 YRST晶体管将所选择的相邻主位线（MBL）连接到预定导线，从而使它们处于预定电压。 因此，使与主选择位线（MBL）相邻的主位线处于预定电压可以使来自相邻主位线（MBL）的噪声最小化并防止电压余量的减小。
-
公开(公告)号：WO2006011223A1
公开(公告)日：2006-02-02
申请号：PCT/JP2004/010915
申请日：2004-07-30
Applicant: スパンション エルエルシー , Spansion Japan株式会社 , 中井努 , 赤荻隆男 , 黒崎一秀
IPC: G11C16/28
CPC classification number: G11C7/062 , G11C7/067 , G11C11/5642 , G11C16/28 , G11C2211/5645
Abstract: 半導体装置は、リファレンスセルのデータ線に流れるリファレンス電流を増幅する第１のカレントミラーと該リファレンス電流によって第１の電位を生成する第２のカレントミラーとを含む第１のカスコード回路と、コアセルのデータ線に流れるコアセル電流を増幅する第３のカレントミラーと前記第２のカレントミラーからリファレンス電流値をゲート電圧として受け、該コアセル電流と該リファレンス電流の差によって第２の電位を生成するトランジスタを含む第２のカスコード回路とを含む。コアセル電流とリファレンス電流の差によって第２の電位を生成するので、電源電位と接地電位のフルレンジで第２の電位を生成できる。電源電圧振幅の範囲を有効に使用できる。微小な電流マージンに対してもセンスが可能となる。
Abstract translation: 一种半导体器件，包括第一共源共栅电路，所述第一共源共栅电路包括用于放大流过参考单元的数据线的参考电流的第一电流镜和通过所述参考电流产生第一电位的第二电流镜; 以及第二共源共栅电路，包括用于放大流过芯单元的数据线的核心单元电流的第三电流镜和从第二电流镜接收参考电流值作为栅极电压的晶体管，并从该差异产生第二电位 核心电池电流和参考电流之间。 由于从核心单元电流和参考电流之间的差异产生第二电位，所以可以在电源电位和地电势的全范围内产生第二电位。 因此，可以有效地利用电源电压的幅度范围，并且即使能够感测到非常小的电流裕度。
-
Patent Agency Ranking
公开(公告)号：WO2007069322A1
公开(公告)日：2007-06-21
申请号：PCT/JP2005/023021
申请日：2005-12-15
Applicant: スパンション エルエルシー , Spansion Japan株式会社 , 矢野勝 , 黒崎一秀 , 坂下基匡
CPC classification number: G11C16/0483 , G11C5/02 , G11C5/06 , G11C7/18 , G11C16/0408 , G11C16/0491 , G11C16/24 , G11C16/30
Abstract: 本発明は、不揮発性メモリセル（１２）を有するメモリセルアレイ（１０）と、メモリセルを構成するトランジスタのソース・ドレインと第１電源と接続するＤＡＴＡＢとを接続または非接続するための第１選択回路（２０）と、ソース・ドレインと第２電源と接続するＡＲＶＳＳとを接続または非接続するための第２選択回路（３０）と、を有し、第１選択回路と第２選択回路はメモリセルアレイを挟み反対側に設けられている半導体装置およびその制御方法である。
Abstract translation: 一种半导体器件包括具有非易失性存储单元（12）的存储单元阵列（10），用于连接或断开与构成存储单元的晶体管的源极/漏极连接或连接到DATAB的第一选择电路（20） 第一电源以及用于连接或断开连接到第二电源的ARVSS的源极/漏极的第二选择电路（30）。 第一选择电路和第二选择电路布置在不同的侧面，以夹持存储单元阵列。 还公开了半导体控制方法。
-
公开(公告)号：WO2006025208A1
公开(公告)日：2006-03-09
申请号：PCT/JP2005/014812
申请日：2005-08-12
Applicant: スパンション エルエルシー , Spansion Japan株式会社 , 北崎和宏 , 黒崎一秀
IPC: G11C16/30
Abstract: 本発明の半導体装置は、選択されたワード線（ＷＬ）を電源電圧よりも高い所定電圧に昇圧するブースタ回路２０と、昇圧されたワード線（ＷＬ）の電圧を所定電圧に保持するチャージポンプ回路２３とを備えている。ブースタ回路２０による昇圧は、時間の経過と共に電圧レベルが低下するがチャージポンプ回路２３を設けてワード線の電圧を保持することで、ワード線のレベルダウンを防ぎ、メモリセルへの書き込みや読み出しを正しく行うことができる。
Abstract translation: 半导体器件设置有用于将所选字线（WL）升压到高于电源电压的规定电压的升压电路（20），以及用于维持升压字的电压的电荷泵电路（23） 线（WL）处于规定电压。 虽然升压电路（20）的升压允许电压电平随着时间的推移而下降，但是通过提供电荷泵电路（23）可以通过维持字线的电压来防止字线电平下降，以及 可以正确地执行与存储单元的写入和读取。
-
公开(公告)号：WO2007013132A1
公开(公告)日：2007-02-01
申请号：PCT/JP2005/013607
申请日：2005-07-25
Applicant: スパンション エルエルシー , Spansion Japan株式会社 , 岡田昌 , 矢野勝 , 黒崎一秀
IPC: G11C16/30
Abstract: 本発明は、メモリセルアレイに接続された出力ノードを昇圧するポンプ回路（１０）と、ポンプ回路にクロックを出力する発振器（１２）と、ポンプ回路の出力ノード（１７）の電圧が第１の参照電圧より低い場合、発振器を動作させ、出力ノードの電圧が第２の参照電圧より高い場合、発振器を停止させる動作信号を発振器に出力する検出回路（１６）と、を具備する半導体装置およびその制御方法である。本発明によれば、ポンプ回路の出力ノードの電圧が目標の電圧以上のときは、発振器を停止する。そのため、ポンプ回路も停止する。よって、不要な電荷をグランドに流してしまうことがない。よって、昇圧回路の消費電力を削減することができる。
Abstract translation: 提供了一种半导体器件，包括： 用于升压连接到存储单元阵列的输出节点的泵电路（10）; 用于向泵电路输出时钟的振荡器（12）; 以及检测电路（16），用于如果所述泵电路的输出节点（17）的电压低于第一参考电压并且如果所述输出节点的电压高于第二参考电压则停止所述振荡器 。 还公开了一种半导体器件的控制方法。 当泵电路的输出节点的电压等于或大于目标电压时，振荡器停止。 为此，泵电路也停止。 因此，不存在不必要的电荷流向地面的情况。 因此，可以降低升压电路的功耗。
-
公开(公告)号：WO2006025081A1
公开(公告)日：2006-03-09
申请号：PCT/JP2004/012473
申请日：2004-08-30
Applicant: スパンション エルエルシー , Spansion Japan株式会社 , 北崎和宏 , 黒崎一秀
IPC: H02M3/07
Abstract: 本発明の半導体装置は、選択されたワード線（ＷＬ）を電源電圧よりも高い所定電圧に昇圧するブースタ回路２０と、昇圧されたワード線（ＷＬ）の電圧を所定電圧に保持するチャージポンプ回路２３とを備えている。ブースタ回路２０による昇圧は、時間の経過と共に電圧レベルが低下するがチャージポンプ回路２３を設けてワード線の電圧を保持することで、ワード線のレベルダウンを防ぎ、メモリセルへの書き込みや読み出しを正しく行うことができる。
Abstract translation: 一种半导体器件包括用于将所选字线（WL）升压到高于电源电压的预定电压的升压电路（20）; 以及用于将升压字线（WL）的电压保持在预定电压的电荷泵电路（23）。 因此，使用电荷泵电路（23）来维持由升压电路（20）提升的字线电压，否则随时间降低的电压，从而防止任何字线降低，从而允许写/读 的存储器单元被正确地执行。
-
公开(公告)号：WO2006001058A1
公开(公告)日：2006-01-05
申请号：PCT/JP2004/008998
申请日：2004-06-25
Applicant: スパンション エルエルシー , Spansion Japan株式会社 , 黒崎一秀 , 山田重和 , 矢野勝
IPC: G11C16/34
CPC classification number: G11C16/30
Abstract: 同一セクタ内のメモリセルＭＣに共通に接続されたソース線ＡＲＶＳＳの電圧を、データの書き込み前にプリチャージするプリチャージ回路２０を有している。メモリセルＭＣのソース線ＡＲＶＳＳの電圧をデータの書き込み前にプリチャージしておくことで、データの書き込み時間を短くしてもデータ書き込み時にメモリセルＭＣのソース線ＡＲＶＳＳの電圧が低下しない。従って、データの書き込み時のリーク電流の発生を防止し、メモリセルＭＣへのデータ書き込みを最適に行うことができる。
Abstract translation: 包括用于在数据写入之前预先充电的预充电电路（20），该共同连接到同一扇区中的存储器单元（MC）的源极线（ARVSS）的电压。 在数据写入之前，预充电在存储单元（MC）的源极线（ARVSS）的电压可以防止存储单元（MC）的源极线（ARVSS）的电压在数据写入期间减小，即使 数据写入周期缩短。 因此，可以防止在数据写入期间发生泄漏电流，从而向存储单元（MC）提供最佳数据写入。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.01 seconds)
