公开(公告)号：WO2012080076A1

公开(公告)日：2012-06-21

申请号：PCT/EP2011/072181

申请日：2011-12-08

Applicant: TECHNISCHE UNIVERSITÄT BERLIN ,  PROF. DR. BIMBERG, Dieter ,  GELLER, Martin ,  NOWOZIN, Tobias ,  MARENT, Andreas

Inventor： PROF. DR. BIMBERG, Dieter ,  GELLER, Martin ,  NOWOZIN, Tobias ,  MARENT, Andreas

IPC: H01L29/12 ,  B82Y10/00 ,  H01L29/66 ,  H01L29/68 ,  H01L29/778 ,  H01L29/06 ,  G11C16/04 ,  H01L29/788 ,  H01L21/336

CPC classification number: B82Y10/00 ,  H01L29/66825 ,  H01L29/788 ,  H01L29/803

Abstract: An embodiment of the invention relates to a memory comprising a strained double-heterostructure (110) having an inner semiconductor layer (115) which is sandwiched between two outer semiconductor layers, (120, 125) wherein the lattice constant of the inner semiconductor layer differs from the lattice constants of the outer semiconductor layers, the resulting lattice strain in the double-heterostructure inducing the formation of at least one quantum dot inside the inner semiconductor layer, said at least one quantum dot being capable of storing charge carriers therein, and wherein, due to the lattice strain, the at least one quantum dot has an emission barrier (Eb) of 1,15 eV or higher, and provides an energy state density of at least three energy states per 1000 nm3, all said at least three energy states (186) being located in an energy band (DeltaWb) of 50 meV or less.

Abstract translation: 本发明的一个实施例涉及一种包含应变双异质结构（110）的存储器，该应变双异质结构（110）具有夹在两个外半导体层之间的内半导体层（115）（120,125），其中内半导体层的晶格常数不同 从所述外部半导体层的晶格常数得到的所述双异质结构中的所得晶格应变引起在所述内部半导体层内形成至少一个量子点，所述至少一个量子点能够在其中存储电荷载流子，并且其中 由于晶格应变，至少一个量子点具有1,15eV或更高的发射势垒（Eb），并且提供每1000nm 3至少三个能态的能态密度，所有所述至少三个能量 状态（186）位于50meV以下的能带（DeltaWb）中。

公开(公告)号：WO2012136206A3

公开(公告)日：2012-12-13

申请号：PCT/DE2012200019

申请日：2012-03-29

Applicant: UNIV BERLIN TECH ,  MARENT ANDREAS ,  BIMBERG DIETER

Inventor： MARENT ANDREAS ,  BIMBERG DIETER

IPC: H01L29/80 ,  B82Y10/00 ,  G11C16/04 ,  H01L29/788

CPC classification number: G11C16/0466 ,  B82Y10/00 ,  G11C16/0408 ,  G11C16/14 ,  G11C16/26 ,  H01L29/788 ,  H01L29/803

Abstract: The invention relates to a memory cell (10) comprising at least one binary memory area for storing an item of bit information and to a method for storing an item of bit information. According to the invention, it is provided that the memory area (SB), e.g. a quantum dot layer of In(Ga)As quantum dots, can optionally store holes or electrons and allows a recombination of holes and electrons, the charge carrier type of the charge carriers stored in the memory area defines the bit information of the memory area and a charge carrier injection device (PN) is present, by means of which optionally holes or electrons can be injected into the memory area (SB) and the bit information can thus be changed. The holes and electrons come from a hole reservoir (LR) or electron reservoir (ER) which consist e.g. of p-doped or n-doped GaAs. The readout layer (AS) is a two-dimensional hole or electron gas layer.

Abstract translation: 本发明涉及一种具有用于存储位信息的至少一个二进制存储区域的存储单元（10），以及用于存储Bitinfomation的方法。 根据本发明，它提供的是，存储器区域（SB），例如。 例如，在量子点层（Ga）的量子点，wahl¬例如可以存储空穴或电子和空穴和电子的重组允许存储在载流子的存储区域中的数据的电荷载流子确定的存储器区域的所述位信息，并提供一个电荷载流子注入装置（PN） 是，与可选的空穴或电子到存储器区域（SB）可以被注入，从而将位可被改变。 空穴和电子从空穴（LR）或电子储存器（ER），其例如源于 由p型或n型掺杂的GaAs构成。 读出层（AS）是一二维空穴或电子气层。

公开(公告)号：WO2008067799A2

公开(公告)日：2008-06-12

申请号：PCT/DE2007/002182

申请日：2007-12-03

Applicant: TECHNISCHE UNIVERSITÄT BERLIN ,  BIMBERG, Dieter ,  GELLER, Martin ,  MARENT, Andreas

Inventor： BIMBERG, Dieter ,  GELLER, Martin ,  MARENT, Andreas

IPC: G11C16/02 ,  H01L29/788

CPC classification number: H01L29/8613 ,  B82Y10/00 ,  G11C2216/08 ,  H01L29/127 ,  H01L29/205 ,  H01L29/8616

Abstract: Die Erfindung bezieht sich u. a. auf eine Speicherzelle (10) zum Speichern mindestens einer Bitinformation, wobei die Speicherzelle eine Halbleiterstruktur (11) mit einem zumindest einen Potentialtopf (200) aufweisenden Bandverlauf (EL) und zumindest zwei elektrische Anschlüsse (40, 130) umfasst, wobei sich durch Anlegen einer elektrischen Einspeisespannung (Us=Uspeis) an die zwei Anschlüsse der Beladungszustand des Potentialtopfes mit Ladungsträgern vergrößern, durch Anlegen einer Entladespannung (Us=Usperr) verkleinern und durch Anlegen einer Beibehaltespannung (Us=Ubei) beibehalten lässt und wobei der jeweilige Beladungszustand des Potentialtopfes die Bitinformation der Speicherzelle festlegt. Erfindungsgemäß ist vorgesehen, dass die Halbleiterstruktur eine Raumladungszone (Wn) aufweist und der Potentialtopf durch eine Halbleiterheterostruktur (80) gebildet ist, wobei die Halbleiterheterostruktur und die Raumladungszone relativ zueinander räumlich derart angeordnet sind, dass sich die Halbleiterheterostruktur bei Anliegen der Beibehaltespannung innerhalb der Raumladungszone, bei Anliegen der Einspeisespannung am Rand oder außerhalb der Raumladungszone und bei Anliegen der Entladespannung innerhalb der Raumladungszone befindet.

Abstract translation: 本发明涉及Ú。 一。 用于存储至少一个比特的信息，其中，所述存储单元包括半导体结构（11）与具有带线（EL）的至少一个势阱（200）和至少两个电端子（40，130），其中所述一个通过施加一个存储器单元（10） （= Uspeis我们）放大供电电压与电荷载流子的势阱的负载状态的两个端子通过施加放电电压（我们= UREV）崩溃和施加Beibehaltespannung（我们= Ubei）可以被保留，并且由此所述势阱中的比特的各自的装载状态 的存储单元组。 根据本发明，该半导体结构具有空间电荷区（WN）和势阱由半导体异质结构（80）形成，其中该半导体异质结构和空间电荷区被相对于彼此在空间布置，使得与空间电荷区内Beibehaltespannung的关注的半导体异质结构， 是在电源电压的施加在边缘或空间电荷区外面并且在空间电荷区中的放电电压的施加。

公开(公告)号：WO2012136206A2

公开(公告)日：2012-10-11

申请号：PCT/DE2012/200019

申请日：2012-03-29

Applicant: TECHNISCHE UNIVERSITÄT BERLIN ,  MARENT, Andreas ,  BIMBERG, Dieter

Inventor： MARENT, Andreas ,  BIMBERG, Dieter

IPC: H01L29/80 ,  B82Y10/00 ,  G11C16/04 ,  H01L29/788

CPC classification number: G11C16/0466 ,  B82Y10/00 ,  G11C16/0408 ,  G11C16/14 ,  G11C16/26 ,  H01L29/788 ,  H01L29/803

Abstract: Die Erfindung bezieht sich u. a. auf eine Speicherzelle (10) mit mindestens einem binären Speicherbereich zum Speichern einer Bitinformation. Erfindungsgemäß ist vorgesehen, dass der Speicherbereich (SB) wahlweise Löcher oder Elektronen speichern kann und eine Rekombination von Löchern und Elektronen erlaubt, die Ladungsträgerart der in dem Speicherbereich gespeicherten Ladungsträger die Bitinformation des Speicherbereichs festlegt und eine Ladungsträgerinjektionsvorrichtung (PN) vorhanden ist, mit der wahlweise Löcher oder Elektronen in den Speicherbereich (SB) injiziert werden können und somit die Bitinformation geändert werden kann.

Abstract translation: 本发明涉及Ú。 一。 到具有用于存储位信息的至少一个二进制存储区域的存储单元（10）。 根据本发明，它提供的是，存储器区域可以存储空穴或电子（SB）任选地，并且空穴和电子的重组允许存储在载流子的存储区域中的数据的电荷载流子确定的存储器区域的所述位信息，和电荷注入装置（PN）设置有可选的 空穴或电子到存储器区域（SB）可以被注入，从而将位可被改变。

公开(公告)号：WO2008067799A3

公开(公告)日：2008-07-31

申请号：PCT/DE2007002182

申请日：2007-12-03

Applicant: UNIV BERLIN TECH ,  BIMBERG DIETER ,  GELLER MARTIN ,  MARENT ANDREAS

Inventor： BIMBERG DIETER ,  GELLER MARTIN ,  MARENT ANDREAS

IPC: G11C16/02 ,  H01L29/788

CPC classification number: H01L29/8613 ,  B82Y10/00 ,  G11C2216/08 ,  H01L29/127 ,  H01L29/205 ,  H01L29/8616

Abstract: The invention relates, among other things, to a memory cell (10) for storing at least one piece of bit data. Said memory cell comprises at least two electrical terminals (40, 130) and a semiconductor structure (11) with a band curve (EL) that has at least one potential well (200). The charged state of the potential well with charge carries can be increased by applying a supply voltage (Us=Uspeis) to the two terminals, can be reduced by applying a discharge voltage (Us=Usperr), and can be maintained by applying a maintaining voltage (Us=Ubei), the respective charged state of the potential well defining the piece of bit data of the memory cell. According to the invention, the semiconductor structure has a space charge region (Wn) while the potential well is formed by a semiconductor heterostructure (80). The semiconductor heterostructure and the space charge region are spatially arranged relative to one another in such a way that the semiconductor heterostructure is located within the space charge region when the maintaining voltage is applied, at the edge of or outside the space charge region when the supply voltage is applied, and within the space charge region when the discharge voltage is applied.

Abstract translation: 本发明涉及u。 一。 用于存储至少一个比特的信息，其中，所述存储单元包括半导体结构（11）与具有带线（EL）的至少一个势阱（200）和至少两个电端子（40，130），其中所述一个通过施加一个存储器单元（10） （= Uspeis我们）放大供电电压与电荷载流子的势阱的负载状态的两个端子通过施加放电电压（我们= UREV）崩溃和施加Beibehaltespannung（我们= Ubei）可以被保留，并且由此所述势阱中的比特的各自的装载状态 存储器单元确定。 根据本发明，该半导体结构具有空间电荷区（WN）和势阱由半导体异质结构（80）形成，其中该半导体异质结构和空间电荷区被相对于彼此在空间布置，使得与空间电荷区内Beibehaltespannung的关注的半导体异质结构， 位于馈电电压的边缘或空间充电区域外，并且涉及空间电荷区域内的放电电压。