公开(公告)号：WO2006039048A3

公开(公告)日：2006-08-10

申请号：PCT/US2005031311

申请日：2005-09-01

Applicant: INTEL CORP ,  SCHROM GERHARD ,  HAZUCHA PETER ,  GARDNER DONALD ,  DE VIVEK ,  KARNIK TANAY

Inventor： SCHROM GERHARD ,  HAZUCHA PETER ,  GARDNER DONALD ,  DE VIVEK ,  KARNIK TANAY

IPC: H01F37/00 ,  H02M3/158

CPC classification number: H02M3/1584 ,  H01F27/38 ,  H01F27/42 ,  H01F37/00 ,  H01F2038/026

Abstract: A method and apparatus for multi-phase transformers (200) are described. In one embodiment, a coupled inductor topology for the multi-phase transformers comprising N primary inductors (210-240). In one embodiment, each primary inductor is coupled to one of N input nodes (201-1, 201-2, 201-3, 201-4) and a common output node (205). The transformer further includes N-1 secondary inductors (222-242) coupled in series between one input node (201-1) and the common output node (250). In one embodiment, the N-1 secondary inductors (222-242) are arranged to couple energy from N-1 of the primary inductors (220-240) to provide a common node voltage (250) as an average of N input node voltages (201-1, 201-2, 201-3, 201-4), wherein N is an integer greater than two. Other embodiments are described and claimed.

Abstract translation: 描述了一种用于多相变压器（200）的方法和装置。 在一个实施例中，用于多相变压器的耦合电感器拓扑结构包括N个初级电感器（210-240）。 在一个实施例中，每个初级电感器耦合到N个输入节点（201-1,201-2,201-3,201-4-4）和公共输出节点（205）中的一个。 变压器还包括串联耦合在一个输入节点（201-1）和公共输出节点（250）之间的N-1个次级电感器（222-242）。 在一个实施例中，N-1次级电感器（222-242）被布置成耦合来自主电感器（220-240）的N-1的能量，以提供作为N个输入节点电压的平均值的公共节点电压（250） （201-1,201-2,201-3,201-4），其中N是大于2的整数。 描述和要求保护其他实施例。

公开(公告)号：WO2004095592A3

公开(公告)日：2005-02-17

申请号：PCT/US2004003597

申请日：2004-02-05

Applicant: INTEL CORP

Inventor： GARDNER DONALD

IPC: H01S3/063 ,  H01S3/08 ,  H01S3/09 ,  H01S3/091 ,  H01S3/0933 ,  H01S3/16 ,  H01S3/17

CPC classification number: B82Y20/00 ,  H01S3/0632 ,  H01S3/08009 ,  H01S3/09 ,  H01S3/091 ,  H01S3/0933 ,  H01S3/09403 ,  H01S3/16 ,  H01S3/1603 ,  H01S3/1608 ,  H01S3/1628 ,  H01S3/1655 ,  H01S3/169 ,  H01S3/173 ,  H01S3/176

Abstract: The improved light-emitting device may include a waveguide made with Si nanocrystals doped with optically active elements. The improved light-emitting device may be suitable for use in chip-to-chip and on-chip interconnections.

Abstract translation: 改进的发光器件可以包括由掺杂有光学活性元件的Si纳米晶体制成的波导。 改进的发光器件可以适用于芯片到芯片和片上互连。

公开(公告)号：WO2006039606A2

公开(公告)日：2006-04-13

申请号：PCT/US2005035388

申请日：2005-09-29

Applicant: INTEL CORP ,  NARENDRA SIVA ,  WILSON HOWARD ,  GARDNER DONALD ,  HAZUCHA PETER ,  SCHROM GERHARD ,  KARNIK TANAY ,  BORKAR NITIN ,  DE VIVEK ,  BORKAR SHEKHAR

Inventor： NARENDRA SIVA ,  WILSON HOWARD ,  GARDNER DONALD ,  HAZUCHA PETER ,  SCHROM GERHARD ,  KARNIK TANAY ,  BORKAR NITIN ,  DE VIVEK ,  BORKAR SHEKHAR

CPC classification number: G06F1/26 ,  G06F1/189 ,  H01L25/16 ,  H01L25/18 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01068 ,  H01L2924/15311 ,  H01L2924/3011 ,  H01L2224/05599

Abstract: A central processing unit (CPU) is disclosed. The CPU includes a CPU die; and a voltage regulator/ converter die bonded to the CPU die in a three dimensional packaging layout.

Abstract translation: 公开了一种中央处理单元（CPU）。 CPU包括CPU管芯; 以及以三维封装布局结合到CPU管芯的电压调节器/转换器管芯。

公开(公告)号：WO0139220A9

公开(公告)日：2002-08-15

申请号：PCT/US0031984

申请日：2000-11-21

Applicant: INTEL CORP

Inventor： GARDNER DONALD

IPC: H01F17/00 ,  H01F41/04 ,  H01L21/02 ,  H01L23/522 ,  H01L23/552 ,  H01L27/08 ,  H01L23/64

CPC classification number: H01L28/10 ,  H01F17/0006 ,  H01F41/042 ,  H01F41/046 ,  H01F2017/0046 ,  H01L23/522 ,  H01L23/5227 ,  H01L23/552 ,  H01L23/645 ,  H01L27/08 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/00

Abstract: An inductor (1) for an integrated circuit or integrated circuit package comprises a three-dimensional structure. In one embodiment the inductor is arranged on an integrated circuit substrate in at least two rows (2, 3), each row comprising upper segments (32) and lower segments (34), with the upper segments being longer than the lower segments. The upper segments in a first row are offset 180 degrees from those in an adjoining row to provide greater coupling of magnetic flux. The materials and geometry are optimized to provide a low resistance inductor for use in high performance integrated circuits. In another embodiment the inductor is arranged on an integrated circuit package substrate. Also described are methods of fabricating the inductor on an integrated circuit or as part of an integrated circuit package.

Abstract translation: 用于集成电路或集成电路封装的电感器（1）包括三维结构。 在一个实施例中，电感器以至少两行（2,3）布置在集成电路基板上，每行包括上部段（32）和下部段（34），上部段比下部段长。 第一行中的上段与相邻行中的上段偏移180度以提供更大的磁通耦合。 材料和几何形状被优化以提供用于高性能集成电路的低电阻电感器。 在另一个实施例中，电感器被布置在集成电路封装衬底上。 还描述了在集成电路上制造电感器或者作为集成电路封装的一部分的方法。

公开(公告)号：WO2009061789A3

公开(公告)日：2009-09-03

申请号：PCT/US2008082443

申请日：2008-11-05

Applicant: INTEL CORP ,  GARDNER DONALD ,  SCHROM GERHARD ,  HAZUCHA PETER ,  PAILLET FABRICE ,  KARNIK TANAY

Inventor： GARDNER DONALD ,  SCHROM GERHARD ,  HAZUCHA PETER ,  PAILLET FABRICE ,  KARNIK TANAY

IPC: H01L27/04

CPC classification number: H01F41/046 ,  H01F17/0006 ,  H01F27/324 ,  H01F2017/0066 ,  H01L23/5227 ,  H01L2924/0002 ,  Y10T29/4902 ,  Y10T428/24331 ,  H01L2924/00

Abstract: Methods and associated structures of forming microelectronic devices are described. Those methods may include forming a first layer of a magnetic material on a substrate, forming an oxide layer on the first layer of the magnetic material, forming at least one conductive structure on the first magnetic layer, forming a dielectric layer on the at least one conductive structure, forming a second layer of the magnetic material on the at least one conductive structure, and forming a magnetic via coupled to the first and second layers of the magnetic material, wherein the magnetic via comprises a shape to increase inductance of the inductive structure.

Abstract translation: 描述形成微电子器件的方法和相关结构。 这些方法可以包括在衬底上形成磁性材料的第一层，在磁性材料的第一层上形成氧化物层，在第一磁性层上形成至少一个导电结构，在至少一个上形成介电层 在所述至少一个导电结构上形成所述磁性材料的第二层，以及形成耦合到所述磁性材料的所述第一和第二层的磁通孔，其中所述磁通孔包括增加所述电感结构的电感的形状 。

公开(公告)号：WO2004100194A3

公开(公告)日：2004-12-29

申请号：PCT/US2004011420

申请日：2004-04-14

Applicant: INTEL CORP

Inventor： GARDNER DONALD ,  SCHROM GERHARD ,  HAZUCHA PETER

IPC: H01F19/08 ,  H01F27/28 ,  H01F27/29 ,  H01P1/205 ,  G01F1/26 ,  H01F19/04

CPC classification number: H01P1/2056 ,  H01F10/132 ,  H01F19/08 ,  H01F27/2804 ,  H01F27/29

Abstract: A transformer integrated on a die, the transformer comprising a set of conductive lines (302) formed on the die within one layer and interconnected among each other so that no two lines belonging to any one winding are nearest neighbors. The set of conductive lines (302) is surrounded by a magnetic material (304), which may be amorphous CoZrTa, CoFeHfO, CoAlO, FeSiO, CoFeAlO, CoNbTa, CoZr, and other amorphous cobalt alloys. The transformer may be operated at frequencies higher than 10 MHz and as high as 1 GHz, with relatively low resistance and relatively high magnetic coupling between the windings.

Abstract translation: 一种集成在管芯上的变压器，所述变压器包括在一个层内形成在管芯上的一组导线（302），并且彼此互连，使得属于任何一个绕组的两条线不是最邻近的。 导电线（302）的组由磁性材料（304）包围，其可以是无定形CoZrTa，CoFeHfO，CoAlO，FeSiO，CoFeAlO，CoNbTa，CoZr和其它无定形钴合金。 变压器可以在高于10MHz和高达1GHz的频率下操作，具有相对低的电阻和绕组之间的相对较高的磁耦合。