中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

350 records (took 0.024 seconds)

    INTEGRATED CIRCUIT FIELDS CANCELLER SYSTEM
    2.
    发明申请
    INTEGRATED CIRCUIT FIELDS CANCELLER SYSTEM 审中-公开
    集成电路场消除系统

    公开(公告)号：WO2017121519A1

    公开(公告)日：2017-07-20

    申请号：PCT/EP2016/078359

    申请日：2016-11-21

    Applicant: QUALCOMM TECHNOLOGIES INTERNATIONAL, LTD.

    Inventor： ABOUSH, Zaid

    IPC: H03H7/42 ,  H01F19/04 ,  H01F27/38 ,  H03B1/04 ,  H04B1/04

    CPC classification number: H03H7/0138 ,  H01F17/0006 ,  H01F19/04 ,  H01F27/2804 ,  H01F27/385 ,  H03B1/04 ,  H03B5/08 ,  H03B2200/0016 ,  H03F2200/09 ,  H03F2200/541 ,  H03F2203/45731 ,  H03H1/0007 ,  H03H7/0115 ,  H03H7/1758 ,  H03H7/42 ,  H03H2001/0078 ,  H03H2007/013 ,  H04B1/0475 ,  H04B15/00

    Abstract: The present disclosure relates to a circuit for suppressing unwanted magnetic interference. The circuit can have a transformer (410) having a first coil (418a), a first pair of input terminals (412a, 412b), and a first pair of output terminals. The transformer can produce a first magnetic field. The circuit can also have a harmonic trap (430). The harmonic trap has a second coil and a second pair of input terminals (432a, 432b) operably coupled to the first pair of input terminals. The harmonic trap can produce a second magnetic field opposing the first magnetic field. The harmonic trap can suppress electrical signals of at least one of the first input terminals and the first output terminals of the transformer at a resonant frequency of the harmonic trap. The harmonic trap can also suppress the first magnetic field in a far field.

    Abstract translation: 本公开涉及一种用于抑制不想要的磁干扰的电路。 该电路可以具有变压器（410），该变压器具有第一线圈（418a），第一对输入端子（412a，412b）和第一对输出端子。 变压器可以产生第一磁场。 该电路还可以具有谐波陷波器（430）。 谐波陷波器具有可操作地耦合到第一对输入端子的第二线圈和第二对输入端子（432a，432b）。 谐波陷阱可产生与第一磁场相反的第二磁场。 谐波陷波器可以在谐波陷波的谐振频率处抑制变压器的第一输入端子和第一输出端子中的至少一个的电信号。 谐波陷阱还可以抑制远场中的第一个磁场。

    TRANSFORMATEUR AMÉLIORÉ POUR UN CIRCUIT EN TECHNOLOGIE MMIC
    3.
    发明申请
    TRANSFORMATEUR AMÉLIORÉ POUR UN CIRCUIT EN TECHNOLOGIE MMIC 审中-公开
    改进MMIC技术电路的变压器

    公开(公告)号：WO2016207396A1

    公开(公告)日：2016-12-29

    申请号：PCT/EP2016/064745

    申请日：2016-06-24

    Applicant: THALES ,  UNIVERSITÉ DE BORDEAUX ,  INSTITUT POLYTECHNIQUE DE BORDEAUX ,  CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE

    Inventor： DUPUY, Victor ,  MALLET-GUY, Benoît ,  MANCUSO, Yves ,  KERHERVE, Eric

    IPC: H01F17/00 ,  H01F27/28

    CPC classification number: H01L23/5227 ,  H01F17/0006 ,  H01F17/0013 ,  H01F27/2804 ,  H01F2027/2809 ,  H01L23/66 ,  H01L2223/6672 ,  H01P5/12 ,  H01P5/181

    Abstract: Ce transformateur comporte des pistes primaire (10) et secondaire (20), couplées l'une à l'autre par mutuelle inductance, les pistes primaire et secondaire étant superposées l'une au-dessus de l'autre dans deux plans parallèles, tout en étant conformées pour suivre un même contour (C), le plan de la piste primaire correspondant à la couche conductrice principale du circuit, déposée sur un substrat (30), et la piste secondaire étant supportée, à l'aplomb de la piste primaire, par des moyens de support comportant des muret (41-46; 51-56), chaque muret prenant appui directement sur le substrat et sur une surface inférieure (24) de la piste secondaire (20), ayant une longueur (L) supérieure à une largeur (I), et présentant une hauteur permettant de ménager un intervalle prédéterminé entre une surface supérieure (14) de la piste primaire (10) et la surface inférieure (24) de la piste secondaire (20).

    Abstract translation: 该变压器包括通过互感相互耦合的主轨道（10）和辅助轨道（20），主轨道和副轨道彼此叠置在两个平行平面中，同时被布置成遵循相同的轮廓（C）， 所述主轨道的平面对应于所述电路的主导电层，所述层沉积在衬底（30）上，并且所述次级轨道通过包括小壁的支撑装置（41-46 ; 51-56），每个小壁直接抵靠所述基底并且抵靠所述次级轨道（20）的下表面（24），并且具有大于宽度（I）的长度（L），并且具有允许的高度 在主轨道（10）的上表面（14）和次轨道（20）的下表面（24）之间产生的预设间隔。

    NON-MAGNETIC FERRITE DIELECTRICS IN COMMON MODE CHOKES
    6.
    发明申请
    NON-MAGNETIC FERRITE DIELECTRICS IN COMMON MODE CHOKES 审中-公开
    非磁性铁氧体在共同模式中

    公开(公告)号：WO2015143643A1

    公开(公告)日：2015-10-01

    申请号：PCT/CN2014/074117

    申请日：2014-03-26

    Applicant: LAIRD TECHNOLOGIES, INC. ,  ZHANG, Yuping

    Inventor： ZHANG, Yuping ,  CHIANG, Yeat Shing

    IPC: H01F17/04

    CPC classification number: H01F17/0006 ,  H01F27/292 ,  H01F2017/0093

    Abstract: According to various aspects, exemplary embodiments are disclosed of common mode chokes. Also disclosed are methods for making or manufacturing common mode chokes.In some exemplary embodiments,common mode chokes comprise a generally rectangular body having opposing first and second ends, and including a lower ferrite portion,an upper ferrite portion,and at least one pair of laterally spaced-apart interior conductors within the body generally between the upper and lower ferrite portions and longitudinally extending from about the first end to about the second end of the generally rectangular body. The common mode choke may also include a non-magnetic ferrite dielectric within the body and disposed laterally between the at least one pair of interior conductors.

    Abstract translation: 根据各个方面，公开了共模扼流圈的示例性实施例。 还公开了制造或制造共模扼流圈的方法。在一些示例性实施例中，共模扼流圈包括具有相对的第一和第二端的大致矩形的主体，并且包括下部铁氧体部分，上部铁氧体部分和至少一对 主体内横向间隔开的内部导体通常在上部铁氧体部分和下部铁氧体部分之间，并且从大致矩形体的第一端部至第二端部的纵向延伸。 共模扼流圈还可以包括体内的非磁性铁氧体电介质，并且横向设置在至少一对内导体之间。

    MICROELECTROMECHANICAL SYSTEMS COMPRISING DIFFERENTIAL INDUCTORS AND METHODS FOR MAKING THE SAME
    8.
    发明申请
    MICROELECTROMECHANICAL SYSTEMS COMPRISING DIFFERENTIAL INDUCTORS AND METHODS FOR MAKING THE SAME 审中-公开
    包含差分电感的微电子系统及其制造方法

    公开(公告)号：WO2015026517A1

    公开(公告)日：2015-02-26

    申请号：PCT/US2014/049668

    申请日：2014-08-05

    Applicant: HARRIS CORPORATION

    Inventor： ROGERS, John E.

    IPC: H01F17/00 ,  H01L23/522 ,  H01L23/66 ,  H03H7/01

    CPC classification number: H03H1/02 ,  B81C1/00246 ,  B81C2203/0771 ,  H01F17/0006 ,  H01L23/5227 ,  H01L23/66 ,  H01L2924/0002 ,  H03H3/00 ,  H03H7/0115 ,  H03H2007/006 ,  Y10T29/49016 ,  H01L2924/00

    Abstract: An integrated Microelectromechanical Systems ("MEMS") device. The MEMS device comprises a substrate, a transition portion (1008), and a differential inductor (1000). The transition portion is connected to and at least partially extends transversely away from a major surface of the substrate. The differential inductor is mechanically suspended above a major surface of the substrate at least partially by the transition portion. The differential inductor is also electrically connected to an electronic circuit external thereto by the transition portion. A first dielectric gap exists between the major surface of the substrate and the differential inductor.

    Abstract translation: 集成微机电系统（“MEMS”）装置。 MEMS器件包括衬底，过渡部分（1008）和差分电感器（1000）。 过渡部分连接到并且至少部分地横向地远离衬底的主表面延伸。 差分电感器至少部分地由过渡部分机械悬浮在衬底的主表面上方。 差分电感器也通过过渡部分电连接到外部的电子电路。 在基板的主表面和差动电感之间存在第一电介质间隙。

    積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体
    9.
    发明申请
    積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体 审中-公开
    层压电感器元件制造方法，层压电感元件和层压板

    公开(公告)号：WO2014155811A1

    公开(公告)日：2014-10-02

    申请号：PCT/JP2013/080187

    申请日：2013-11-08

    Applicant: 株式会社村田製作所

    Inventor： 横山智哉

    IPC: H01F41/04 ,  H01F17/00

    CPC classification number: H01F41/041 ,  H01F17/0006

    Abstract: 　積層体の厚みが薄くても割れにくく、かつ磁気特性が維持された積層型インダクタ素子の製造方法を提供することを目的とする。　磁性体基板の線膨張係数は、非磁性体ペーストの線膨張係数、及び非磁性体基板の線膨張係数よりも大きい。よって、磁性体層は、積層体の焼成時に、非磁性体層よりも膨張し、積層体が常温に冷却された時に、非磁性体層より収縮する。すると、引張応力は、磁性体層に発生する。よって、クラックは、磁性体層だけで進行する。本発明の積層型インダクタ素子の製造方法は、任意の位置の磁性体層における分割線を少なくとも跨ぐように、非磁性体を形成する。本発明の積層型インダクタ素子の製造方法は、積層体が薄い場合、例えば最外層の面のいずれかの面に近い位置に非磁性体を形成する。すると、積層体は、クラックの進行が積層体の表層で止まるため、割れにくくなる。

    Abstract translation: 本发明的目的是提供一种层叠电感器元件的制造方法，即使薄层叠体也能够耐断裂，并且保持磁特性。 本发明中的磁性基材具有比非磁性基质或非磁性基质更高的线膨胀系数。 因此，当层压体被烧制时，磁性层比非磁性层膨胀，并且当层压体冷却至室温时，磁性层比非磁性层收缩更多。 因此在磁性层中产生拉伸应力。 结果，裂纹仅在磁性层中进行。 在这种层叠电感器元件制造方法中，形成非磁性体，至少在磁性层上的给定点跨越分割线，如果层压体薄，则形成非磁性体，例如 在最外层的一个表面附近。 因此，在层压体的表面层中，裂纹的发展停止，使得层压体耐破坏。

    COMPLEX PASSIVE DESIGN WITH SPECIAL VIA IMPLEMENTATION
    10.
    发明申请
    COMPLEX PASSIVE DESIGN WITH SPECIAL VIA IMPLEMENTATION 审中-公开
    复杂的被动设计，特别是通过实施

    公开(公告)号：WO2014022099A1

    公开(公告)日：2014-02-06

    申请号：PCT/US2013/050874

    申请日：2013-07-17

    Applicant: QUALCOMM MEMS TECHNOLOGIES, INC.

    Inventor： LO, Chi Shun ,  LAN, Je-Hsiung Jeffrey ,  VELEZ, Mario Francisco ,  MIKULKA, Robert Paul ,  ZUO, Chengjie ,  YUN, Changhan Hobie ,  KIM, Jonghae

    IPC: H01F17/00 ,  H01L23/522 ,  H01L49/02 ,  G02B26/00

    CPC classification number: H01F17/0006 ,  G02B26/001 ,  H01F27/2804 ,  H01L23/5227 ,  H01L28/10 ,  H01L2924/00 ,  H01L2924/0002

    Abstract: This disclosure provides systems, methods and apparatus for vias in an integrated circuit structure such as a passive device. In one aspect, an integrated passive device includes a first conductive trace and a second conductive trace over the first conductive trace with an interlayer dielectric between a portion of the first conductive trace and the second conductive trace. One or more vias are provided within the interlayer dielectric to provide electrical connection between the first conductive trace and the second conductive trace. A width of the vias is greater than a width of at least one of the conductive traces.

    Abstract translation: 本公开提供了诸如无源器件的集成电路结构中的通孔的系统，方法和装置。 一方面，集成无源器件包括在第一导电迹线上的第一导电迹线和第二导电迹线，在第一导电迹线的一部分和第二导电迹线之间具有层间电介质。 在层间电介质中提供一个或多个通孔以提供第一导电迹线和第二导电迹线之间的电连接。 通孔的宽度大于至少一个导电迹线的宽度。

Patent Agency Ranking