公开(公告)号：WO2017149455A1

公开(公告)日：2017-09-08

申请号：PCT/IB2017/051170

申请日：2017-02-28

申请人： KING ABDULLAH UNIVERSITY OF SCIENCE AND TECHNOLOGY

发明人： HUSSAIN, Muhammad Mustafa ,  TORRES SEVILLA, Galo Andres ,  DIAZ CORDERO, Marlon Steven

IPC分类号： H05K1/03 ,  H01L21/283 ,  H01L51/00 ,  H05K1/16 ,  H01L23/14 ,  H01L23/498 ,  H05K1/18 ,  H05K3/46

CPC分类号： H01L25/162 ,  G01N33/004 ,  G01W1/14 ,  H01F38/14 ,  H01L23/145 ,  H01L23/4985 ,  H01L23/5383 ,  H01L23/5387 ,  H01L23/5389 ,  H01L25/167 ,  H01L28/10 ,  H01L33/62 ,  H01L51/0097 ,  H01L2251/5338 ,  H01L2933/0033 ,  H02J7/025 ,  H05K1/0313 ,  H05K1/0386 ,  H05K1/165 ,  H05K1/189 ,  H05K3/4611 ,  H05K3/4617 ,  H05K2201/0284 ,  H05K2201/10037 ,  H05K2201/10106 ,  H05K2201/10151 ,  Y02E10/549

摘要： Electronic stickers may be manufactured on flexible substrates (110, 120, 130) as layers and packaged together. The package may then have an adhesive applied to one side to provide capability for sticking the electronic devices to surfaces. The stickers can be wrappable, placed on surfaces, glued on walls or mirrors or wood or stone, and have electronics (112, 122, 132) which may or may not be ultrathin. Packaging for the electronic sticker can use polymer on cellulose manufacturing and/or three dimensional (3-D) printing. The electronic stickers may provide lighting capability, sensing capability, and/or recharging capabilities.

摘要翻译： 可以在柔性基板（110,120,130）上制造电子标签作为层并封装在一起。 然后，封装可以在一侧上施加粘合剂以提供将电子器件粘附到表面的能力。 贴纸可以包装，放置在表面上，粘贴在墙壁或镜子或木头或石头上，并且具有可能超薄或可能不超薄的电子装置（112,122,132）。 电子贴纸的包装可以在纤维素制造和/或三维（3-D）印刷上使用聚合物。 电子贴纸可以提供照明能力，感应能力和/或充电能力。

公开(公告)号：WO2017119938A1

公开(公告)日：2017-07-13

申请号：PCT/US2016/058797

申请日：2016-10-26

申请人： QUALCOMM INCORPORATED

发明人： KIM, Daeik Daniel ,  BERDY, David Francis ,  ZUO, Chengjie ,  YUN, Changhan Hobie ,  KIM, Jonghae

IPC分类号： H01L27/02 ,  H01F17/00 ,  H01L23/522 ,  H01L49/02 ,  H01F27/28

CPC分类号： H01F27/2804 ,  H01F17/0013 ,  H01F41/041 ,  H01F2027/2809 ,  H01L23/5222 ,  H01L23/5227 ,  H01L27/0207 ,  H01L28/10 ,  H04B1/40

摘要： A skewed, co-spiral inductor structure includes a first trace (410) arranged in a first spiral pattern that is supported by a substrate. The skewed, co-spiral inductor structure also includes a second trace (420) arranged in a second spiral pattern, in which the second trace is coupled to the first trace by a via (404). The first trace overlaps with the second trace in orthogonal overlap areas (412, 416, 422, 424) defined by the width of the first trace and the width of the second trace. Parallel edges of the first trace and the second trace may be arranged to coincide or overlap up to 20%.

摘要翻译： 倾斜的共螺旋电感器结构包括布置成由基板支撑的第一螺旋图案的第一迹线（410）。 该倾斜的共螺旋电感器结构还包括布置成第二螺旋图案的第二迹线（420），其中第二迹线通过通孔（404）耦合到第一迹线。 第一迹线在由第一迹线的宽度和第二迹线的宽度限定的正交重叠区域（412,416,422,424）中与第二迹线重叠。 第一条迹线和第二条迹线的平行边缘可以排列成一致或重叠达20％。

公开(公告)号：WO2017099880A1

公开(公告)日：2017-06-15

申请号：PCT/US2016/055765

申请日：2016-10-06

申请人： INTEL CORPORATION

发明人： FITZGERALD, Thomas ,  LAMBERT, William ,  KOTHARI, Shrenik ,  SULLHAN, Punita ,  ANTONISWAMY, Aravindha

IPC分类号： H01L23/522 ,  H01L23/34 ,  H01L23/367 ,  H01L23/373

CPC分类号： H01L23/345 ,  G06F1/20 ,  H01L23/04 ,  H01L23/3128 ,  H01L23/3675 ,  H01L23/3677 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5227 ,  H01L24/13 ,  H01L24/16 ,  H01L24/18 ,  H01L24/29 ,  H01L24/32 ,  H01L25/0652 ,  H01L25/0657 ,  H01L28/10 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/291 ,  H01L2224/2929 ,  H01L2224/29299 ,  H01L2224/32245 ,  H01L2224/73253 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/381 ,  H01L2924/014 ,  H01L2924/00014

摘要： Embedded air core inductors are described for integrated circuit package substrates. The substrates have a thermal conductor for the inductors. One example includes a package substrate to carry an integrated circuit die, the package substrate having a plurality of top side pads to connect to the die on a top side and a plurality of bottom side pads to connect to an external component on a bottom side. An inductor is embedded within the package substrate, a thermal conductor is embedded within the package substrate adjacent to the inductor to conduct heat away from the inductor, and a heat sink is thermally coupled to the thermal conductor to receive the heat from the conductor.

摘要翻译： 针对集成电路封装衬底描述了嵌入式空芯电感器。 衬底具有用于电感器的热导体。 一个示例包括承载集成电路管芯的封装衬底，该封装衬底具有多个顶侧焊盘以连接至顶侧上的管芯，多个底侧焊盘连接至底侧上的外部组件。 电感器嵌入在封装衬底内，热导体嵌入在封装衬底内与电感器相邻以将热量从电感器导出，并且散热器热耦合到热导体以接收来自导体的热量。 / p>

公开(公告)号：WO2016036744A3

公开(公告)日：2016-06-09

申请号：PCT/US2015047953

申请日：2015-09-01

申请人： QUALCOMM INC

发明人： JOW UEI-MING ,  SONG YOUNG KYU ,  YOON JUNG HO ,  LEE JONG-HOON ,  ZHANG XIAONAN

IPC分类号： H01L23/528 ,  H01F27/28 ,  H01L23/495 ,  H01L23/50 ,  H01L23/522 ,  H01L23/64 ,  H01L49/02

CPC分类号： H01L23/5286 ,  H01F27/2804 ,  H01F2017/0086 ,  H01L21/4828 ,  H01L23/3121 ,  H01L23/495 ,  H01L23/49548 ,  H01L23/49838 ,  H01L23/5227 ,  H01L23/645 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L28/10 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/16245 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15313 ,  H01L2924/181 ,  H01L2924/19042 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/00012 ,  H01L2924/014

摘要： A semiconductor package according to some examples of the disclosure may include a first body layer (250), a transformer (220) that may comprise one or more inductors, coupled inductors, or inductive elements positioned above the first body layer. A first ground plane (260) is on a top of the first body layer (250) between the first body layer and the inductive element (220). The first ground plane may have conductive lines generally perpendicular to a magnetic field generated by the inductive element, and a second ground plane (270) on a bottom of the first body layer opposite the first ground plane. The first and second ground planes may also provide heat dissipation elements (280) for the semiconductor as well as reduce or eliminate eddy current and parasitic effects produced by the inductive element.

摘要翻译： 根据本公开的一些示例的半导体封装可以包括第一体层（250），变压器（220），其可以包括位于第一体层上方的一个或多个电感器，耦合电感器或电感元件。 第一接地平面（260）位于第一主体层和电感元件（220）之间的第一体层（250）的顶部上。 第一接地平面可以具有大致垂直于由电感元件产生的磁场的导线，以及与第一接地平面相对的第一体层的底部上的第二接地平面（270）。 第一和第二接地平面还可以为半导体提供散热元件（280），以及减少或消除由电感元件产生的涡电流和寄生效应。

公开(公告)号：WO2016013555A1

公开(公告)日：2016-01-28

申请号：PCT/JP2015/070757

申请日：2015-07-22

申请人： 株式会社村田製作所

发明人： 野村　雅信 ,  竹島　裕

IPC分类号： H01L21/822 ,  H01C13/00 ,  H01F17/00 ,  H01F27/00 ,  H01G4/33 ,  H01G4/40 ,  H01L21/329 ,  H01L27/04 ,  H01L29/861 ,  H01L29/866 ,  H01L29/868

CPC分类号： H01L27/0248 ,  H01L27/016 ,  H01L27/0255 ,  H01L27/13 ,  H01L28/10 ,  H01L28/20 ,  H01L28/40 ,  H01L29/1604 ,  H01L29/866

摘要： 　素子サイズの小型化が図られたＥＳＤ保護機能付複合電子部品を提供する。　各ツェナーダイオードＤ１～Ｄ３の第２の半導体層が同一平面に配置されている。したがって、ＥＳＤ保護機能付複合電子部品１００に最小限の数のツェナーダイオードＤ１～Ｄ３が搭載されるが、それらのツェナーダイオードＤ１～Ｄ３を限られたスペースに効率よく配置することができ、各ツェナーダイオードＤ１～Ｄ３の配置構造を簡単な構造にすることができるので、素子サイズの小型化が図られたＥＳＤ保護機能付複合電子部品１００を提供することができる。

摘要翻译： 提供了具有减小的元件尺寸的具有ESD保护功能的复合电子元件。 齐纳二极管（D1至D3）的第二半导体层设置在同一平面内。 因此，尽管将最小数量的齐纳二极管（D1至D3）安装在具有ESD保护功能的复合电子部件（100）上，但是齐纳二极管（D1至D3）可以有效地设置在有限的空间中，由此结构 用于布置齐纳二极管（D1至D3）可以简化。 因此，可以提供已经实现了元件尺寸减小的具有ESD保护功能的复合电子部件（100）。

公开(公告)号：WO2015179863A1

公开(公告)日：2015-11-26

申请号：PCT/US2015/032437

申请日：2015-05-26

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

发明人： LEE, Dok, Won ,  FRENCH, William, D. ,  PAPOU, Andrei

IPC分类号： H01F27/28 ,  H01L21/02

CPC分类号： H01L28/10 ,  H01F17/0033 ,  H01F27/2804 ,  H01F2027/2809 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/5227 ,  H01L23/5329 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/17 ,  H01L24/33 ,  H01L24/80 ,  H01L25/105 ,  H01L2224/0345 ,  H01L2224/03622 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/131 ,  H01L2224/1705 ,  H01L2224/30505 ,  H01L2224/80031 ,  H01L2224/80862 ,  H01L2225/1011 ,  H01L2924/01029 ,  H01L2924/06 ,  H01L2924/364 ,  H01L2924/00014 ,  H01L2924/014

摘要： In described examples of an inductor (100) on a wafer level process, high conductive layers (107, 114), polymer layers (105, 109, 112, 116), and a magnetic core (111) allow high frequency operation, low RDSON values and high efficiency.

摘要翻译： 在晶片级工艺中的电感器（100）的所述实例中，高导电层（107,114），聚合物层（105,109,112,116）和磁芯（111）允许高频操作，低RDSON 价值观和高效率。

公开(公告)号：WO2015153229A1

公开(公告)日：2015-10-08

申请号：PCT/US2015/022538

申请日：2015-03-25

申请人： QUALCOMM INCORPORATED

发明人： LAN, Je-Hsiung Jeffrey ,  BERDY, David Francis ,  ZUO, Chengjie ,  KIM, Daeik Daniel ,  YUN, Changhan Hobie ,  VELEZ, Mario Francisco ,  MUDAKATTE, Niranjan Sunil ,  MIKULKA, Robert Paul ,  KIM, Jonghae

IPC分类号： H01L23/522 ,  H01L23/528 ,  H01L27/01 ,  H01L49/02

CPC分类号： H01L23/5227 ,  H01L21/283 ,  H01L21/76877 ,  H01L23/522 ,  H01L23/5222 ,  H01L23/5223 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/5329 ,  H01L27/01 ,  H01L28/10 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit device includes a substrate. The integrated circuit device also includes a first conductive stack including a back-end-of-line (BEOL) conductive layer at a first elevation with reference to the substrate. The integrated circuit device also includes a second conductive stack including the BEOL conductive layer at a second elevation with reference to the substrate. The second elevation differs from the first elevation.

摘要翻译： 集成电路器件包括衬底。 集成电路器件还包括第一导电叠层，其包括参考衬底的第一高度处的后端行（BEOL）导电层。 集成电路器件还包括第二导电叠层，其包括相对于衬底的第二高度处的BEOL导电层。 第二个高程与第一个高程不同。

公开(公告)号：WO2015148291A1

公开(公告)日：2015-10-01

申请号：PCT/US2015/021655

申请日：2015-03-20

申请人： QUALCOMM INCORPORATED

发明人： ZUO, Chengjie ,  KIM, Jonghae ,  KIM, Daeik Daniel ,  YUN, Changhan Hobie ,  VELEZ, Mario Francisco

IPC分类号： H01F17/00

CPC分类号： H01L28/10 ,  H01F17/0013 ,  H01F27/2804 ,  H01F2017/002 ,  H01L21/486 ,  H01L21/4889 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49866 ,  H01L24/17 ,  H01L2224/13014 ,  H01L2224/13016 ,  H01L2224/16227 ,  H01L2224/16265 ,  H01L2924/01029 ,  H01L2924/14 ,  H01L2924/19011 ,  H01L2924/19042 ,  H01L2924/19102

摘要： Base pads are spaced by a pitch on a support surface. Conducting members, optionally Cu or other metal pillars, extend up from the base pads to top pads. A top pad interconnector connects the top pads in a configuration establishing an inductor current path between the base pads.

摘要翻译： 基座在支撑表面上以间距间隔开。 导电构件，可选择铜或其他金属柱，从基垫向上延伸到顶部焊盘。 顶部焊盘互连器以构造在基板之间的电感器电流路径的配置连接顶部焊盘。

公开(公告)号：WO2015055528A3

公开(公告)日：2015-06-18

申请号：PCT/EP2014071751

申请日：2014-10-10

申请人： ERICSSON TELEFON AB L M

发明人： MATTSSON THOMAS

IPC分类号： H01L23/522 ,  H01F21/12 ,  H03B5/12

CPC分类号： H01F27/004 ,  H01F21/12 ,  H01F27/2804 ,  H01F2021/125 ,  H01L23/5227 ,  H01L28/10 ,  H01L2924/0002 ,  H04B1/16 ,  H04B1/40 ,  H01L2924/00

摘要： A tunable inductor arrangement arrangable on a chip or substrate is disclosed. The tunable inductor comprises a first winding part connected at one end to a first input of the tunable inductor arrangement, a second winding part connected at one end to the other end of the first winding part, a third winding part connected at one end to a second input of the tunable inductor arrangement, a fourth winding part connected at one end to the other end of the third winding part, and a switch arrangement arranged to tune the tunable inductor arrangement. Tuning is performed by selectively provide any of a circuit comprising the first and third winding parts in series between the first and second inputs, or a circuit comprising the first, second, fourth and third winding parts in series between the first and second inputs. The first and third winding parts are arranged on the chip or substrate such that magnetic fields of the first and third windings are essentially common, and the second and fourth winding parts are arranged to cancel electro-magnetic coupling with the first and third winding parts. A receiver, transceiver, communication device, method and computer program are also disclosed.

摘要翻译： 公开了可布置在芯片或基板上的可调谐电感器布置。 可调谐电感器包括一端连接到可调电感器装置的第一输入端的第一绕组部分，一端连接到第一绕组部分的另一端的第二绕组部分，一端连接到第一绕组部分 可调电感器装置的第二输入端，一端连接到第三绕组部分的另一端的第四绕组部分和布置成调谐可调电感器装置的开关装置。 通过选择性地提供包括串联在第一和第二输入之间的第一和第三绕组部分的电路中的任一个，或包括串联在第一和第二输入之间的第一，第二，第四和第三绕组部分的电路。 第一和第三绕组部分布置在芯片或基板上，使得第一和第三绕组的磁场基本上是共同的，并且第二和第四绕组部分被布置成抵消与第一和第三绕组部分的电磁耦合。 还公开了接收机，收发器，通信设备，方法和计算机程序。

公开(公告)号：WO2015083887A1

公开(公告)日：2015-06-11

申请号：PCT/KR2014/000518

申请日：2014-01-17

申请人： LG INNOTEK CO., LTD.

发明人： TWYNAM, John

IPC分类号： H01L29/872 ,  H01L29/772 ,  H01L27/06

CPC分类号： H01L27/0629 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/085 ,  H01L28/10 ,  H01L28/40 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/7783 ,  H01L29/7787 ,  H01L29/872

摘要： A semiconductor device is disclosed. The semiconductor device includes a substrate and a plurality of devices on the substrate, wherein a first device of the devices includes a first nitride semiconductor layer on the substrate, a second nitride semiconductor layer brought together with the first nitride semiconductor layer to form a first heterojunction interface, between the substrate and the first nitride semiconductor layer, a third nitride semiconductor layer brought together with the second nitride semiconductor layer to form a second heterojunction interface, between the substrate and the second nitride semiconductor layer, and a first contact electrically connected to the first and second heterojunction interfaces.

摘要翻译： 公开了一种半导体器件。 半导体器件包括衬底和衬底上的多个器件，其中器件的第一器件包括衬底上的第一氮化物半导体层，与第一氮化物半导体层一起形成第一异质结的第二氮化物半导体层 在所述基板和所述第一氮化物半导体层之间的界面处，与所述第二氮化物半导体层一起形成第二异质结界面的第三氮化物半导体层，在所述基板和所述第二氮化物半导体层之间形成第二异质结界面，以及第一接触部， 第一和第二异质结界面。