公开(公告)号：WO2007092529A8

公开(公告)日：2008-09-25

申请号：PCT/US2007003315

申请日：2007-02-07

Applicant: VARIAN SEMICONDUCTOR EQUIPMENT ,  NUNAN PETER D ,  EROKHIN YURI

Inventor： NUNAN PETER D ,  EROKHIN YURI

IPC: C23C18/28 ,  C23C14/04 ,  C23C14/48 ,  C23C18/30 ,  H01L29/00

CPC classification number: C23C18/1608 ,  C23C18/1879 ,  C23C18/32 ,  C23C18/38 ,  C23C18/48 ,  H01L21/28568 ,  H01L21/32051 ,  H01L21/76867 ,  H01L21/76874 ,  H01L21/76879

Abstract: Techniques for deposition metallic films (150) using ion implantation surface modification for catalysis of electroless deposition are disclosed. In one particular exemplary embodiment, the techniques may be realized as a method for depositing a metallic film (150). The method may comprise depositing a catalyzing material on a structure (100), wherein the structure (100) comprises a substrate (1 10), a dielectric layer (120) on the substrate ( 1 10), and a resist layer (130) on the dielectric layer (120), wherein the dielectric layer (120) and the resist layer (130 have one or more openings (140). The method may also comprise stripping the resist layer (130). The method may further comprise depositing a metallic film (150) on the catalyzing material in the one or more openings (140) of the structure (100) to fill the one or more openings (140).

Abstract translation: 公开了使用离子注入表面修饰用于无电沉积催化的沉积金属膜（150）的技术。 在一个特定的示例性实施例中，可以将这些技术实现为用于沉积金属膜（150）的方法。 该方法可以包括在结构（100）上沉积催化材料，其中所述结构（100）包括基底（110），所述基底（110）上的介电层（120）和抗蚀剂层（130） 在电介质层（120）上，其中电介质层（120）和抗蚀剂层（130）具有一个或多个开口（140），该方法还可以包括剥离抗蚀剂层（130），该方法还可以包括： 在所述结构（100）的一个或多个开口（140）中的催化材料上的金属膜（150）以填充所述一个或多个开口（140）。

公开(公告)号：WO2006026180A3

公开(公告)日：2006-08-03

申请号：PCT/US2005029454

申请日：2005-08-18

Applicant: VARIAN SEMICONDUCTOR EQUIPMENT ,  EROKHIN YURI ,  JEONG UKYO ,  SCHEUER JAY T ,  WALTHER STEVEN R

Inventor： EROKHIN YURI ,  JEONG UKYO ,  SCHEUER JAY T ,  WALTHER STEVEN R

IPC: H01L21/225 ,  H01L21/265 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/2236 ,  H01L29/66575

Abstract: A method for fabricating a semiconductor-based device includes providing a doped semiconductor substrate, introducing a second dopant into the substrate to define a pn junction, and introducing a neutralizing species into the substrate in the neighborhood of the pn junction to reduce a capacitance associated with the pn junction. A semiconductor-based device includes a semiconductor substrate having first and second dopants, and a neutralizing species. The first and second dopants define a pn junction, and the neutralizing species neutralizes a portion of the first dopant in the neighborhood of the pn junction to decrease a capacitance associated with the pn junction.

Abstract translation: 一种用于制造基于半导体的器件的方法包括提供掺杂的半导体衬底，将第二掺杂剂引入到衬底中以限定pn结，并将中和物质引入到pn结附近的衬底中，以减少与 pn结。 基于半导体的器件包括具有第一和第二掺杂剂的半导体衬底和中和物质。 第一和第二掺杂剂限定pn结，并且中和物质中和pn结附近的第一掺杂剂的一部分以减少与pn结相关联的电容。

公开(公告)号：WO2009039264A3

公开(公告)日：2009-05-28

申请号：PCT/US2008076840

申请日：2008-09-18

Applicant: VARIAN SEMICONDUCTOR EQUIPMENT ,  EROKHIN YURI ,  SULLIVAN PAUL ,  WALTHER STEVEN R ,  NUNAN PETER

Inventor： EROKHIN YURI ,  SULLIVAN PAUL ,  WALTHER STEVEN R ,  NUNAN PETER

IPC: H01L21/60 ,  H01L21/265

CPC classification number: H01L21/76251 ,  H01J37/20 ,  H01J37/3171 ,  H01J2237/201 ,  H01J2237/202 ,  H01L21/26506 ,  H01L21/6835 ,  H01L2221/68359 ,  H01L2924/30105

Abstract: A method for wafer bonding two substrates activated by ion implantation is disclosed. An in situ ion bonding chamber allows ion activation and bonding to occur within an existing process tool utilized in a manufacturing process line. Ion activation of at least one of the substrates is performed at low implant energies to ensure that the wafer material below the thin surface layers remains unaffected by the ion activation.

Abstract translation: 公开了一种通过离子注入激活的晶片接合两个基板的方法。 原位离子键合室允许在制造生产线中使用的现有工艺工具中发生离子活化和结合。 在低注入能量下进行至少一个衬底的离子激活，以确保薄表面层下面的晶片材料不受离子激活的影响。