公开(公告)号：WO2016129458A1

公开(公告)日：2016-08-18

申请号：PCT/JP2016/053088

申请日：2016-02-02

Applicant: 浜松ホトニクス株式会社

Inventor： 中村　共則 ,  大高　章弘

IPC: G01N27/72 ,  G01N21/88 ,  G02B21/00

CPC classification number: G01R15/245 ,  G01N21/88 ,  G01R31/2656 ,  G01R31/311 ,  G02B27/62

Abstract: 　検査装置は、半導体デバイスに刺激信号を印加するテスタユニットと、半導体デバイスに対向して配置されるＭＯ結晶と、光を出力する光源と、光源が出力した光をＭＯ結晶に照射する光スキャナと、半導体デバイスＤに対向して配置されたＭＯ結晶から反射された光を検出し、検出信号を出力する光検出器と、刺激信号に基づいて生成される参照信号と検出信号との位相差に基づいて、位相差を示す位相成分を含んだ位相画像データを生成し、該位相画像データから電流の経路を示す画像を生成するコンピュータと、を備える。

Abstract translation: 检查装置设置有用于向半导体器件施加刺激信号的测试器单元，与半导体器件相对设置的MO晶体，用于输出光的光源，用于将由光源输出的光照射到 MO晶体，用于检测被配置为与半导体器件D相对设置并输出检测信号的由MO晶体反射的光的光检测器，以及基于参考信号和所生成的检测信号之间的相位差的计算机 基于激励信号，生成包括表示相位差的相位分量的相位图像数据，并从相位图像数据生成表示当前路径的图像。

公开(公告)号：WO2015027213A1

公开(公告)日：2015-02-26

申请号：PCT/US2014/052390

申请日：2014-08-22

Applicant: DCG SYSTEMS, INC, ,  FRAUNHOFER-GESELLSCHAFT ZUR FORDERUNG DER ANGEWANDTEN FORSCHUNG E.V.

Inventor： SCHMIDT, Christian

IPC: G01R31/26 ,  G01N21/35 ,  G01N25/72

CPC classification number: G01R31/308 ,  G01R31/027 ,  G01R31/2635 ,  G01R31/311 ,  G01R31/3627 ,  H02S50/10

Abstract: Localizing hot spots in multi-layered device under test (DUT) using lock-in thermography (LIT) where plural hot spots of electrical circuits are buried in the DUT at different depth layers from a bottom layer to a top layer, comprises applying test signals of multiple frequencies to the electrical circuits of the DUT for exciting the hot spots; imaging a top surface of the top layer of the DUT at timed intervals to obtain IR images of the DUT while the test signal is applied to the electrical circuits wherein the images are in correlation to a propagation of heat from the hot spots in the DUT; detecting the thermal response signals at the timed intervals from the images taken from the DUT; and determining changes in the appearance of hot spot images on the top surface of the DUT in relation to the frequencies of the thermal response signals.

Abstract translation: 使用锁定热成像（LIT）在多层被测器件（DUT）中定位热点，其中多个电路的热点被埋在DUT中，从底层到顶层的不同深度层，包括应用测试信号 多个频率到DUT的电路以激发热点; 以定时的间隔成像DUT顶层的顶表面以获得DUT的IR图像，同时将测试信号施加到电路，其中图像与来自DUT中的热点的热传播相关; 从DUT的图像中以定时间隔检测热响应信号; 并且相对于热响应信号的频率确定DUT顶表面上的热点图像的外观变化。

公开(公告)号：WO2014210083A2

公开(公告)日：2014-12-31

申请号：PCT/US2014043975

申请日：2014-06-24

Applicant: DCG SYSTEMS INC ,  UKRAINTSEV VLADIMIR A ,  STALLCUP RICHARD ,  PRYADKIN SERGIY ,  BERKMYRE MIKE ,  SANDERS JOHN

Inventor： UKRAINTSEV VLADIMIR A ,  STALLCUP RICHARD ,  PRYADKIN SERGIY ,  BERKMYRE MIKE ,  SANDERS JOHN

CPC classification number: G01R31/31728 ,  G01Q10/065 ,  G01Q30/04 ,  G01Q60/10 ,  G01Q60/18 ,  G01Q60/30 ,  G01Q60/46 ,  G01R31/311

Abstract: A method for testing an integrated circuit (IC) using a nanoprobe, by using a scanning electron microscope (SEM) to register the nanoprobe to an identified feature on the IC; navigating the nanoprobe to a region of interest; scanning the nanoprobe over the surface of the IC while reading data from the nanoprobe; when the data from the nanoprobe indicates that the nanoprobe traverse a feature of interest, decelerating the scanning speed of the nanoprobe and performing testing of the IC. The scanning can be done at a prescribed nanoprobe tip force, and during the step of decelerating the scanning speed, the method further includes increasing the nanoprobe tip force.

Abstract translation: 一种利用扫描电子显微镜（SEM）使用纳米探针测试集成电路（IC）的方法，用于将所述纳米探针登记到所述IC上的识别特征; 将纳米探针导航到感兴趣的区域; 在从纳米探针读取数据的同时，在IC表面上扫描纳米探针; 当来自纳米探针的数据指示纳米探针穿过感兴趣的特征时，减小纳米探针的扫描速度并执行IC的测试。 可以以规定的纳米探针前端力进行扫描，并且在扫描速度减速的步骤中，该方法还包括增加纳米探针的尖端力。

公开(公告)号：WO2014105304A3

公开(公告)日：2014-10-23

申请号：PCT/US2013071231

申请日：2013-11-21

Applicant: STANFORD RES INST INT

Inventor： STOKER DAVID S ,  MATLIN ERIK FRANK ,  AGRAWAL MOTILAL ,  POTTHAST JAMES R ,  TROY NEIL WILLIAM

IPC: G01R31/28 ,  G06F17/50

CPC classification number: G01N21/95 ,  G01R31/311 ,  G06F17/5081

Abstract: A method and apparatus for scanning an integrated circuit comprising a plurality of time-synchronized laser microscopes, each of which is configured to scan the same field of view of an integrated circuit under test that generates a plurality of images of the integrated circuit under test, a data processor, coupled to the laser scanning microscope, for processing the plurality of images, comprising, a netlist extractor (NE) that produces one or more netlists defining structure of the integrated circuit under test.

Abstract translation: 一种用于扫描包括多个时间同步的激光显微镜的集成电路的方法和装置，每个时间同步激光显微镜被配置为扫描产生被测集成电路的多个图像的被测集成电路的相同视场， 耦合到所述激光扫描显微镜的数据处理器，用于处理所述多个图像，所述数据处理器包括：网表提取器（NE），其产生定义所述被测集成电路的结构的一个或多个网表。

公开(公告)号：WO2014166701A1

公开(公告)日：2014-10-16

申请号：PCT/EP2014/055257

申请日：2014-03-17

Applicant: EUROPEAN AERONAUTIC DEFENCE AND SPACE COMPANY EADS FRANCE

Inventor： MILLER, Florent ,  MORAND, Sébastien ,  MOLIERE, Florian ,  SANTINI, Thomas

IPC: G01R31/28 ,  G01R31/311

CPC classification number: G01R31/2858 ,  G01R31/2875 ,  G01R31/311

Abstract: La présente invention se rapporte à un procédé d'analyse de la fiabilité en température d'un composant (10) électronique comportant une puce (12) électronique montée dans un boîtier (11), ladite puce (12) électronique étant composée de plusieurs couches (13-15) de matériaux, caractérisé en ce que le procédé comporte les étapes suivantes : - couplage thermique d'un organe de couplage (25), thermiquement conducteur, avec la puce (12) électronique; - détermination d'une longueur d'onde en fonction des couches (13-15) de matériau à traverser et du taux d'absorption d'une couche de matériau à solliciter; et - mise sous contrainte thermique d'une zone d'intérêt (20) au moyen d'une source laser (32) émettant la longueur d'onde prédéterminée.

Abstract translation: 本发明涉及一种用于分析包括安装在壳体（11）中的电子芯片（12）的电子部件（10）的温度可靠性的方法，所述电子芯片（12）由多个层（13-15）组成， 的材料。 本发明的特征在于该方法包括以下步骤：将导热耦合体（25）热耦合到电子芯片（12）上; 根据要交叉的材料的层（13-15）和要使用的材料层的吸收速率确定波长; 以及通过发射预定波长的激光源（32）热应激感兴趣的区域（20）。

公开(公告)号：WO2014160618A1

公开(公告)日：2014-10-02

申请号：PCT/US2014/031523

申请日：2014-03-21

Applicant: DCG SYSTEMS, INC. ,  FREESCALE SEMICONDUCTOR, INC. ,  SERRELS, Keith ,  VEDAGARBHA, Praveen ,  LUNDQUIST, Ted ,  ERINGTON, Kent ,  BODOH, Dan

Inventor： SERRELS, Keith ,  VEDAGARBHA, Praveen ,  LUNDQUIST, Ted ,  ERINGTON, Kent ,  BODOH, Dan

IPC: G01N21/63 ,  G01R31/26

CPC classification number: G01R31/311

Abstract: Method to extract timing diagrams from synchronized single- or two-photon pulsed LADA by spatially positioning the incident laser beam on circuit feature of interest, temporally scanning the arrival time of the laser pulse with respect to the tester clock or the loop length trigger signal, then recording the magnitude and sign of the resulting fail rate signature per laser pulse arrival time. A Single-Photon Laser- Assisted Device Alteration apparatus applies picosecond laser pulses of wavelength having photon energy equal to or greater than the silicon band-gap. A Two-Photon Laser-Assisted Device Alteration apparatus applies femtosecond laser pulses of wavelength having photon energy equal to or greater than half the silicon band-gap at the area of interest. The laser pulses are synchronized with test vectors so that pass/fail ratios can be altered using either the single-photon or the two-photon absorption effect. A sequence of synthetic images with error data illustrates timing sensitive locations.

Abstract translation: 通过将入射激光束对感兴趣的电路特征进行空间定位来临时扫描相对于测试仪时钟或环路长度触发信号的激光脉冲的到达时间来从同步单光子或双光子脉冲LADA中提取时序图的方法， 然后记录每个激光脉冲到达时间产生的故障率签名的幅度和符号。 单光子激光辅助装置改变装置应用具有等于或大于硅带隙的光子能量的波长的波秒激光脉冲。 双光子激光辅助装置改变装置使用具有等于或大于感兴趣区域的硅带隙的一半的光子能量的波长的飞秒激光脉冲。 激光脉冲与测试矢量同步，使得可以使用单光子或双光子吸收效应来改变通过/失败比率。 具有错误数据的合成图像序列说明了时序敏感的位置。

公开(公告)号：WO2013188732A1

公开(公告)日：2013-12-19

申请号：PCT/US2013/045795

申请日：2013-06-14

Applicant: THE TRUSTEES OF COLUMBIA UNIVERSITY IN THE CITY OF NEW YORK

Inventor： ENGLUND, Dirk, R. ,  TRUSHEIM, Matthew, E.

IPC: G01R19/00

CPC classification number: G01R31/2851 ,  G01K11/00 ,  G01N21/64 ,  G01N2201/06113 ,  G01R15/24 ,  G01R19/0092 ,  G01R23/17 ,  G01R31/2884 ,  G01R31/311

Abstract: Systems and methods for precision optical imaging of electrical currents and temperature in integrated circuits are disclosed herein. In one aspect of the disclosed subject matter, a method for detecting a characteristic of an integrated circuit can include depositing at least one diamond structure, having at least one color center therein, onto a side of the integrated circuit.

Abstract translation: 本文公开了用于集成电路中的电流和温度的精密光学成像的系统和方法。 在所公开的主题的一个方面，用于检测集成电路的特性的方法可以包括将至少一个具有至少一个颜色中心的金刚石结构沉积到集成电路的一侧上。

公开(公告)号：WO2013128234A1

公开(公告)日：2013-09-06

申请号：PCT/IB2012/050899

申请日：2012-02-27

Applicant: FREESCALE SEMICONDUCTOR, INC. ,  ROZEN, Anton ,  FLESHEL, Leonid ,  PRIEL, Michael ,  WEIZMAN, Yoav

Inventor： ROZEN, Anton ,  FLESHEL, Leonid ,  PRIEL, Michael ,  WEIZMAN, Yoav

IPC: G01R19/165 ,  G01R31/28

CPC classification number: G01N21/66 ,  G01R15/24 ,  G01R31/311

Abstract: A method of detecting irregular high current flow within an integrated circuit (IC) device is described. The method comprises obtaining infrared (IR) emission information for the IC device, identifying at least one functional component within the IC device comprising a high current flow, based at least partly on the obtained IR emission information, obtaining IR emission information for at least one reference component within the IC device, and determining whether the high current flow of the at least one functional component comprises an irregular high current flow based at least partly on a comparison of respective IR emission information for the at least one functional component and the at least one reference component.

Abstract translation: 描述了在集成电路（IC）装置内检测不规则高电流的方法。 该方法包括：至少部分地基于获得的IR发射信息，获得IC器件的红外（IR）发射信息，识别包括高电流的IC器件内的至少一个功能部件，获得至少一个 参考部件，以及至少部分地基于用于至少一个功能部件的至少一个功能部件的相应IR发射信息的比较来确定所述至少一个功能部件的高电流是否包括不规则高电流 一个参考组件。

公开(公告)号：WO2013008850A1

公开(公告)日：2013-01-17

申请号：PCT/JP2012/067706

申请日：2012-07-11

Applicant: 浜松ホトニクス株式会社 ,  中村 共則

Inventor： 中村　共則

IPC: G01N25/72 ,  G01R31/26 ,  H01L21/822 ,  H01L27/04

CPC classification number: G01R31/311 ,  G01N25/72 ,  H01L23/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　発熱点検出方法は、集積回路Ｓに低周波数のバイアス電圧を印加し、それに応じて集積回路Ｓから検出される発熱検出信号を取得するステップＳ０１，Ｓ０２と、集積回路Ｓに高周波数のバイアス電圧を供給し、それに応じて集積回路Ｓから検出される発熱検出信号を取得するステップＳ０３，Ｓ０４と、低周波数のバイアス電圧と発熱検出信号との間の位相差、及び高周波数のバイアス電圧と発熱検出信号との間の位相差を検出するステップＳ０５～Ｓ０７と、それらの位相差に基づいて、バイアス電圧の周波数の平方根に対する位相差の変化率を算出し、変化率から発熱点の深さ情報を得るステップＳ０８とを備える。

Abstract translation: 一种发热点检测方法，包括：对集成电路（S）施加低频偏压的步骤（S01，S02），并响应于所述集成电路（S）检测出的发热检测信号 应用低频偏置电压; 用于向集成电路（S）施加高频偏压的步骤（S03，S04），并且响应于施加高电压的偏置电压而获取从集成电路（S）检测的发热检测信号 频率; 步骤（S05至S07），用于检测低频偏置电压与发热检测信号之间的相位差，并检测高频偏置电压与发热检测信号之间的相位差; 以及步骤（S08），用于基于这些相位差计算偏置电压的频率的平方根的相位差的变化率，并且从该比率进一步获取发热点的深度信息 的变化。

公开(公告)号：WO2011056893A3

公开(公告)日：2012-02-02

申请号：PCT/US2010055328

申请日：2010-11-03

Applicant: QUALCOMM INC ,  VILLAFANA MARTIN L ,  DIBATTISTA MICHAEL ,  WOODS GARY

Inventor： VILLAFANA MARTIN L ,  DIBATTISTA MICHAEL ,  WOODS GARY

IPC: H05B33/08 ,  H01L51/00 ,  H01L51/05 ,  H01L51/52

CPC classification number: H05B33/0896 ,  G01R31/311 ,  H01L25/18 ,  H01L2224/16145 ,  H01L2225/06513

Abstract: A light-emitting circuit includes a light-emitting transistor and a voltage supply in communication with the light-emitting transistor to bias the light-emitting transistor in a reasonably bright state. A reasonably bright state is a state in which light emission approaches the greatest for a given drain-source current in the light-emitting transistor. In one aspect, the light-emitting circuit is in communication with a device under test and configured so that the light-emitting transistor emits photons in a manner indicative of an operation of the device under test. The light-emitting circuit may be disposed in a first semiconductor layer, and the device under test may be disposed in a second semiconductor layer. Further, the first semiconductor layer may be included in a first die, and the second semiconductor layer may be included in a second die.

Abstract translation: 发光电路包括发光晶体管和与发光晶体管连通的电压源，以将发光晶体管偏置在相当明亮的状态。 相当明亮的状态是发光晶体管中给定的漏 - 源电流的发光接近最大的状态。 在一个方面，发光电路与被测器件通信，并被配置为使得发光晶体管以指示被测器件的操作的方式发射光子。 发光电路可以设置在第一半导体层中，并且被测器件可以设置在第二半导体层中。 此外，第一半导体层可以包括在第一管芯中，并且第二半导体层可以包括在第二管芯中。