公开(公告)号：WO2018038780A1

公开(公告)日：2018-03-01

申请号：PCT/US2017/034486

申请日：2017-05-25

Applicant: TERADYNE, INC.

Inventor： POUNDS, Douglas W.

IPC: G01R31/28 ,  G01R31/319 ,  G01R19/17

CPC classification number: G01R31/2834 ,  G01R19/16538 ,  G01R31/2601 ,  G01R31/2851 ,  G01R31/2879 ,  G01R31/31924

Abstract: An example test system includes: multiple channels, where each of the multiple channels is configured to force voltage and to source current; and circuitry to combine current sourced by the multiple channels to produce a combined current for output on a single channel to a device under test (DUT), where each of the multiple channels includes a load sharing resistor to control a contribution of the channel to the combined current.

Abstract translation: 示例测试系统包括：多个通道，其中多个通道中的每一个被配置为强制电压和源电流; 以及用于组合由多个通道产生的电流以产生用于在单个通道上输出到被测设备（DUT）的组合电流的电路，其中多个通道中的每一个包括负载分配电阻器以控制通道对 合并电流。

公开(公告)号：WO2017131636A1

公开(公告)日：2017-08-03

申请号：PCT/US2016/014909

申请日：2016-01-26

Applicant: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Inventor： KAPOOR, Mark Vinod ,  MCAFEE, Martin Elmore ,  WIENCHOL, Hermann

IPC: G11C13/00 ,  G11C29/04

CPC classification number: G06F11/2236 ,  G01R31/2813 ,  G01R31/2818 ,  G01R31/2851 ,  G11C13/0004 ,  G11C13/0007 ,  G11C2029/4402

Abstract: Methods and apparatus to store fault data and/or status data associated with an integrated circuit (100) into a memristor system (106) are disclosed. An example method includes determining when a fault corresponding to an integrated circuit (100) has occurred, when first data related to the integrated circuit (100) is updated. An example method further includes storing the first data in a first subset of a plurality of resistive elements. An example method further includes, in response to the detection of the fault, storing second data in a second subset of the plurality of resistive elements, the second data corresponding to an error associated with the fault.

Abstract translation: 公开了用于将与集成电路（100）相关联的故障数据和/或状态数据存储到忆阻器系统（106）中的方法和设备。 示例方法包括确定何时发生与集成电路（100）相对应的故障，何时更新与集成电路（100）相关的第一数据。 示例方法还包括将第一数据存储在多个电阻元件的第一子集中。 示例性方法还包括响应于检测到故障，将第二数据存储在多个电阻元件的第二子集中，第二数据对应于与故障相关的误差。

公开(公告)号：WO2015013023A3

公开(公告)日：2015-04-23

申请号：PCT/US2014045689

申请日：2014-07-08

Applicant: QUALCOMM INC

Inventor： KIM JUNG PILL ,  KIM TAEHYUN ,  KIM SUNGRYUL ,  KIM DAEIK D

IPC: G11C29/02

CPC classification number: G01R31/2851 ,  G11C16/28 ,  G11C29/02 ,  G11C29/026 ,  G11C29/028 ,  G11C29/14 ,  G11C29/44 ,  G11C29/46

Abstract: A circuit includes a plurality of transistors responsive to a plurality of latches that store a test code. The circuit further includes a first bit line coupled to a data cell and coupled to a sense amplifier. The circuit also includes a second bit line coupled to a reference cell and coupled to the sense amplifier. A current from a set of the plurality of transistors is applied to the data cell via the first bit line. The set of the plurality of transistors is determined based on the test code. The circuit also includes a test mode reference circuit coupled to the first bit line and to the second bit line.

Abstract translation: 电路包括响应于存储测试码的多个锁存器的多个晶体管。 电路还包括耦合到数据单元并耦合到读出放大器的第一位线。 电路还包括耦合到参考单元并耦合到读出放大器的第二位线。 来自一组多个晶体管的电流经由第一位线被施加到数据单元。 基于测试代码来确定多个晶体管的集合。 电路还包括耦合到第一位线和第二位线的测试模式参考电路。

公开(公告)号：WO2011121658A1

公开(公告)日：2011-10-06

申请号：PCT/JP2010/002357

申请日：2010-03-31

Applicant: 株式会社アドバンテスト ,  小島昭二

Inventor： 小島昭二

IPC: H03H7/01 ,  G01R31/28 ,  G01R31/319 ,  H04B3/14

CPC classification number: G01R31/2851 ,  H04B3/14

Abstract: 　可変イコライザ回路１００は、通信相手のデバイスから伝送線路３を介して受けた信号をイコライジングする。第１抵抗Ｒ１は、出力端子Ｐ２と固定電圧端子Ｐｖｓｓの間に設けられ、その抵抗値が可変に構成される。第１キャパシタＣ１は、出力端子Ｐ２と固定電圧端子Ｐｖｓｓの間に、第１抵抗Ｒ１と並列に設けられ、その容量値が可変に構成される。第２抵抗Ｒ２は、入力端子Ｐ１と出力端子Ｐ２の間に設けられる。第２キャパシタＣ２は、入力端子Ｐ１と出力端子Ｐ２の間に第２抵抗Ｒ２と並列に設けられる。シャント抵抗Ｒｓは、入力端子Ｐ１から固定電圧端子Ｐｖｓｓに至る第１キャパシタＣ１および第２キャパシタＣ２を含む経路上に設けられる。

Abstract translation: 可变均衡器电路（100）使经由传输线（3）从对等设备接收的信号相等。 第一电阻器（R1）设置在输出端子（P2）和固定电压端子（Pvss）之间，其中电阻值被配置为可变的。 在与第一电阻器（R1）并联的输出端子（P2）和固定电压端子（Pvss）之间设置第一电容器（C1），其中电容值被配置为可变的。 在输入端（P1）和输出端（P2）之间提供第二电阻（R2）。 第二电容器（C2）与第二电阻器（R2）并联地设置在输入端子（P1）和输出端子（P2）之间。 在从输入端子（P1）到固定电压端子（Pvss）的路径上设置有分流电阻（Rs），该路径包括第一电容器（C1）和第二电容器（C2）。

公开(公告)号：WO2009144839A1

公开(公告)日：2009-12-03

申请号：PCT/JP2008/064349

申请日：2008-08-08

Applicant: 株式会社アドバンテスト ,  田村 和幹

Inventor： 田村 和幹

IPC: G01R31/28 ,  G06F13/24

CPC classification number: G01R31/31907 ,  G01R31/2834 ,  G01R31/2851 ,  G01R31/319 ,  G01R31/31919 ,  G01R31/31926 ,  G06F11/273 ,  G06F11/2733 ,  G06F11/277 ,  H04L43/50

Abstract: 　被試験デバイスを試験する試験装置であって、それぞれが被試験デバイスと信号を授受する複数の処理部と、複数の処理部を制御する制御装置と、複数の処理部が発生した割り込みの要求を制御装置に通知する割込制御部と、を備え、割込制御部は、割込イネーブル状態においていずれかの処理部から割り込みの要求を受けた場合に、制御装置に割り込みを通知するとともに割込ディセーブル状態に遷移し、割込ディセーブル状態において処理部から割り込みの要求を受けた場合に、制御装置に割り込みを通知せず、割込ディセーブル状態において制御装置からの指示を受けた場合に、割込イネーブル状態に遷移する試験装置を提供する。

Abstract translation: 用于测试被测设备的测试器包括：处理部分，用于向/从被测设备发送/接收信号;控制单元，用于控制处理部分;以及中断控制部分，用于通知控制单元产生的中断请求 处理部分。 当处于中断允许状态的任何一个处理部分接收到中断请求时，中断控制部分通知控制单元中断并改变中断禁止状态。 在中断禁止状态下从处理部分接收到中断请求时，中断控制部分不会通知控制装置中断。 当中断禁止状态下从控制单元接收到指令时，中断控制部分变为中断使能状态。

公开(公告)号：WO2009058411A1

公开(公告)日：2009-05-07

申请号：PCT/US2008/054593

申请日：2008-02-21

Applicant: STRATOSPHERE SOLUTIONS, INC. ,  BORDELON, Terry, James

Inventor： BORDELON, Terry, James

IPC: G01R31/26

CPC classification number: G01R31/2844 ,  G01R31/2851 ,  G01R31/31723

Abstract: An electronic circuit (300) to determine current-voltage characteristics of a plurality of electronic devices under test (305). The electronic circuit (300) is comprised of a plurality of individual test cells, each of the plurality of test cells is configured to electrically couple to a first terminal of one of the plurality of electronic devices under test (305) and to a first current source (311). A second terminal of each of the plurality of electronic devices under test (305) couples to a second current source (313). The circuit (300) employs a current-based measurement method.

Abstract translation: 一种用于确定被测试的多个电子设备（305）的电流 - 电压特性的电子电路（300）。 电子电路（300）由多个单独的测试单元组成，多个测试单元中的每一个测试单元被配置为电耦合到被测试的多个电子设备（305）中的一个的第一端子并且耦合到第一电流 来源（311）。 被测试的多个电子设备（305）中的每一个的第二终端耦合到第二电流源（313）。 电路（300）采用基于电流的测量方法。

公开(公告)号：WO2007146291A3

公开(公告)日：2008-10-09

申请号：PCT/US2007013788

申请日：2007-06-11

Applicant: OCTAVIAN SCIENT INC ,  JOHNSON MORGAN T

Inventor： JOHNSON MORGAN T

IPC: G01R31/02

CPC classification number: G01R31/2884 ,  G01R31/2851 ,  G01R31/2853 ,  G01R31/2855

Abstract: An apparatus, suitable for coupling a pads of integrated circuits on wafer to the pogo pins of a pogo tower in a test system without the need of a probe card, includes a body having a first surface and a second surface, the body having a substantially circular central portion, and a plurality of bendable arms extending outwardly from the central portion, each bendable arm having a connector tab disposed at the distal end thereof; a first plurality of contact terminals disposed on the second surface of the central portion of the body, the first plurality of contact terminals arranged in pattern to match the layout of pads on a wafer to be contacted; at least one contact terminal disposed on the first surface of the plurality of connector tabs; and a plurality of electrically conductive pathways disposed in the body such that each of the first plurality of contact terminals is electrically connected to a corresponding one of the contact terminals on the first surface of the connector tabs.

Abstract translation: 一种适于将晶片上的集成电路的焊盘与测试系统中的浮标塔的弹簧销耦合而不需要探针卡的装置包括具有第一表面和第二表面的本体，该主体具有基本上 圆形中心部分和从中心部分向外延伸的多个可弯曲臂，每个可弯曲臂具有设置在其远端处的连接片; 设置在所述主体的中心部分的第二表面上的第一多个接触端子，所述第一多个接触端子以图案排列以匹配待接触的晶片上的焊盘的布局; 至少一个接触端子，设置在所述多个连接器接头的第一表面上; 以及设置在所述主体中的多个导电通路，使得所述第一多个接触端子中的每一个电连接到所述连接器接头的第一表面上的对应的一个接触端子。

公开(公告)号：WO2007146291A2

公开(公告)日：2007-12-21

申请号：PCT/US2007/013788

申请日：2007-06-11

Applicant: OCTAVIAN SCIENTIFIC, INC. ,  JOHNSON, Morgan, T.

Inventor： JOHNSON, Morgan, T.

IPC: G01R31/26

CPC classification number: G01R31/2884 ,  G01R31/2851 ,  G01R31/2853 ,  G01R31/2855

Abstract: An apparatus, suitable for coupling a pads of integrated circuits on wafer to the pogo pins of a pogo tower in a test system without the need of a probe card, includes a body having a first surface and a second surface, the body having a substantially circular central portion, and a plurality of bendable arms extending outwardly from the central portion, each bendable arm having a connector tab disposed at the distal end thereof; a first plurality of contact terminals disposed on the second surface of the central portion of the body, the first plurality of contact terminals arranged in pattern to match the layout of pads on a wafer to be contacted; at least one contact terminal disposed on the first surface of the plurality of connector tabs; and a plurality of electrically conductive pathways disposed in the body such that each of the first plurality of contact terminals is electrically connected to a corresponding one of the contact terminals on the first surface of the connector tabs.

Abstract translation: 一种适于将晶片上的集成电路的焊盘与测试系统中的浮标塔的弹簧销耦合而不需要探针卡的装置包括具有第一表面和第二表面的本体，该主体具有基本上 圆形中心部分和从中心部分向外延伸的多个可弯曲臂，每个可弯曲臂具有设置在其远端处的连接片; 设置在所述主体的中心部分的第二表面上的第一多个接触端子，所述第一多个接触端子以图案排列以匹配待接触的晶片上的焊盘的布局; 至少一个接触端子，设置在所述多个连接器接头的第一表面上; 以及设置在所述主体中的多个导电通路，使得所述第一多个接触端子中的每一个电连接到所述连接器接头的第一表面上的对应的一个接触端子。

公开(公告)号：WO2004051292A1

公开(公告)日：2004-06-17

申请号：PCT/JP2002/012687

申请日：2002-12-04

Applicant: 株式会社アドバンテスト ,  山下 毅

Inventor： 山下 毅

IPC: G01R31/26

CPC classification number: G01R31/2851 ,  G01R31/2887 ,  G01R31/2891 ,  G01R31/2893 ,  G01R31/31905

Abstract: An electronic component handling device, wherein a first spring (54) is installed between a support member (51) and a heat block (53) driven in Z-axis direction to energize the support member (51) and the heat block (53) in a direction apart from each other, and a second spring (57) is installed between a first pusher (55) pressing the die (81) of an IC device (8) and a second pusher (56) pressing the substrate (82) of the IC device (8) to energize the first pusher (55) and the second pusher (56) in a direction apart from each other, whereby the device can cope with a change in type of electronic components, can improve a surface copying, and can uniformly press the electronic components with an accurate load.

Abstract translation: 一种电子部件处理装置，其特征在于，在支撑部件（51）和沿Z轴方向驱动的加热块（53）之间安装有第一弹簧（54），以对支撑部件（51）和热块（53）供电， 在彼此分开的方向上，并且第二弹簧（57）安装在挤压IC器件（8）的模具（81）的第一推动器（55）和挤压基板（82）的第二推动器（56）之间， 的IC器件（8），以使第一推动器（55）和第二推动器（56）沿彼此分离的方向通电，由此该装置可以应付电子部件的类型的改变，可以改善表面复印， 并能够以精确的负载均匀地按压电子部件。

公开(公告)号：WO03089941A2

公开(公告)日：2003-10-30

申请号：PCT/US0311470

申请日：2003-04-14

Applicant: TERADYNE INC

Inventor： BENTLEY NEIL R ,  CHIU MICHAEL A ,  PETITTO WAYNE

IPC: G01R31/26 ,  G01R31/01 ,  G01R31/28 ,  G01R31/319 ,  G01R

CPC classification number: G01R31/2889 ,  G01R31/01 ,  G01R31/2834 ,  G01R31/2851 ,  G01R31/31905

Abstract: A subassembly to aid in changing the interface unit for an automatic test system. The disclosed embodiment shows an automatic test system with a handler and a tester. The interface unit is a device interface board (DIB). The subassembly allows the DIB to be easily accessed, yet can be properly aligned to the test system. No special tools are required to change the DIB.

Abstract translation: 一个子组件，用于改变自动测试系统的接口单元。 所公开的实施例示出了具有处理器和测试器的自动测试系统。 接口单元是设备接口板（DIB）。 子组件允许DIB容易访问，但可以正确对准测试系统。 没有必要的工具来更改DIB。