公开(公告)号：WO02051001A2

公开(公告)日：2002-06-27

申请号：PCT/US2001/050072

申请日：2001-12-20

IPC: H03F3/45 ,  H03K5/24

CPC classification number: H03F3/45556 ,  H03F2203/45464 ,  H03F2203/45584 ,  H03F2203/45596 ,  H03K5/2418

Abstract: A bias circuit (101) that provides biasing for a differential circuit (103). The bias circuit (101) includes first and second transistors (Q3, Q4), first and second impedance devices (R1, R2), a reference current source (201) and an amplifier (203). The first and second transistors (Q3, Q4) each have a control input and a current path coupled between a first node (V1) and ground, where the control inputs of the first and second transistors receive the differential signal (VIN). The impedance devices (R1, R2) are each coupled between a control input of one of the first and second transistors and a second node (V2). The reference current source (201) provides a reference current (IREF) for the first node (V1) and the amplifier (203) has an input coupled to the first node (V1) and an output coupled to the second node (V2). The transistors (Q3, Q4), (Q1, Q2) of the bias circuit and the differential circuit, respectively, may be matched, NPN bipolar junction transistors with emitters connected to ground. A filter capacitor (C1) may be coupled between the first node (V1) and ground and operates as a low pass filter.

Abstract translation: 提供用于差分电路（103）的偏置的偏置电路（101）。 偏置电路（101）包括第一和第二晶体管（Q3，Q4），第一和第二阻抗器件（R1，R2），参考电流源（201）和放大器（203）。 第一和第二晶体管（Q3，Q4）各自具有耦合在第一节点（V1）和地之间的控制输入和电流路径，其中第一和第二晶体管的控制输入接收差分信号（VIN）。 阻抗器件（R1，R2）分别耦合在第一和第二晶体管之一的控制输入端和第二节点（V2）之间。 参考电流源（201）为第一节点（V1）提供参考电流（IREF），并且放大器（203）具有耦合到第一节点（V1）的输入和耦合到第二节点（V2）的输出。 偏置电路和差分电路的晶体管（Q3，Q4），（Q1，Q2）分别可以匹配，NPN双极结型晶体管与发射极连接到地。 滤波电容器（C1）可以耦合在第一节点（V1）和地之间，并作为低通滤波器工作。

公开(公告)号：WO9714215A3

公开(公告)日：1997-05-15

申请号：PCT/IB9601040

申请日：1996-10-03

Applicant: PHILIPS ELECTRONICS NV ,  PHILIPS NORDEN AB

Inventor： BEHBAHANI FARBOD ,  FOTOWAT-AHMADY ALI ,  NAVID NASROLLAH S

IPC: H03K5/08 ,  H03F3/45 ,  H03K5/24 ,  H03L7/18 ,  H03K5/22

CPC classification number: H03K5/2445 ,  H03K5/2418

Abstract: A comparator has a simple high frequency signal path from input to output formed by two differentially connected transistors (Q1, Q2) with an output transistor (Q8, Q3) connected to each. A current control circuit maintains a constant total current flowing through the differentially connected transistors (Q1, Q2). The ratio of currents flowing through the differentially connected transistors (Q1, Q2) is initially set by a control circuit (I1, I2), so that the output of the comparator is predictable when powered up. The control circuit then gradually releases control, so that there is a smooth transfer to control by a reference signal input to the comparator.

公开(公告)号：WO2007139071A1

公开(公告)日：2007-12-06

申请号：PCT/JP2007/060835

申请日：2007-05-28

Applicant: ダイキン工業株式会社 ,  岡野 貴史

Inventor： 岡野 貴史

IPC: H04L25/03 ,  H03K5/08 ,  H04L25/49

CPC classification number: H03K5/2418 ,  H04L25/0266 ,  H04L25/0272 ,  H04L25/0292 ,  H04L25/063 ,  H04L25/4925

Abstract: 　通信異常の発生頻度が抑えられる受信回路を提供する。受信回路（１０）は、プラス側レベル判定回路（３１）と、マイナス側レベル判定回路（３２）と、ゲート回路（Ｕ３）とを備え、ＡＭＩ信号を入力し、２値の出力信号に変換して出力する。プラス側レベル判定回路（３１）は、入力信号の電圧が正のしきい値よりも大きいか小さいかを判定する。正のしきい値は、正帰還（４１）によりヒステリシス特性を持つ。マイナス側レベル判定回路（３２）は、入力信号の電圧が負のしきい値よりも大きいか小さいかを判定する。負のしきい値は、正帰還（４２）によりヒステリシス特性を持つ。ゲート回路（Ｕ３）は、プラス側レベル判定回路（３１）およびマイナス側レベル判定回路（３２）の各出力を論理合成して出力信号を生成する。

Abstract translation: 提供能够抑制通信错误的产生的接收电路。 接收电路（10）包括正侧电平判断电路（31），负侧电平判断电路（32）和门电路（U3）。 接收电路（10）输入AMI信号并将其转换为数字输出信号以输出。 正侧电平判断电路（31）判断输入信号电压是否大于正阈值。 正阈值由正反馈具有滞后特性（41）。 负侧电平判断电路（32）判断输入信号电压是否大于负阈值。 负阈值具有正反馈的滞后特性（42）。 门电路（U3）逻辑组合正侧电平判断电路（31）和负侧电平判断电路（32）的输出，以产生输出信号。

公开(公告)号：WO0147109A3

公开(公告)日：2001-12-13

申请号：PCT/EP0012508

申请日：2000-12-11

Applicant: ERICSSON TELEFON AB L M

Inventor： BANGS JOAKIM ,  THOMPSON JOHN ,  FILIPPI RAYMOND

IPC: H03F3/45 ,  H03K5/24 ,  H04L25/02

CPC classification number: H04L25/0292 ,  H03F3/45085 ,  H03F3/45556 ,  H03F3/4556 ,  H03F2203/45418 ,  H03F2203/45424 ,  H03F2203/45592 ,  H03K5/2418 ,  H04L25/0276 ,  H04L25/028

Abstract: Problems associated with using bipolar differential circuits over a wide common mode voltage range are solved using first and second amplifier circuits (3 and 5), respectively operating over first and second voltage sub-ranges. The low voltage differential signal (LVDS) (1) is applied across a pair of series connected resistors (7 and 9), and to the inputs of the amplifiers (3 and 5). The common mode voltage signal (11) is fed to the inputs of third and fourth amplifiers (15 and 17). The third and fourth amplifiers (15 and 17) ensure that the LVDS receiver has a constant linear transfer characteristic over the differential input signal range and over the full common mode range, especially over the amplifier transition region.

Abstract translation: 使用分别在第一和第二电压子范围上操作的第一和第二放大器电路（3和5）来解决与在宽共模电压范围上使用双极差分电路相关的问题。 低压差分信号（LVDS）（1）施加在一对串联的电阻（7和9）上，以及放大器（3和5）的输入上。 共模电压信号（11）被馈送到第三和第四放大器（15和17）的输入端。 第三和第四放大器（15和17）确保LVDS接收器在差分输入信号范围上和整个共模范围上，特别是在放大器过渡区域上具有恒定的线性传输特性。

公开(公告)号：WO1997014215A2

公开(公告)日：1997-04-17

申请号：PCT/IB1996001040

申请日：1996-10-03

Applicant: PHILIPS ELECTRONICS N.V. ,  PHILIPS NORDEN AB

Inventor： PHILIPS ELECTRONICS N.V. ,  PHILIPS NORDEN AB ,  BEHBAHANI, Farbod ,  FOTOWAT-AHMADY, Ali ,  NAVID, Nasrollah, S.

IPC: H03K05/22

CPC classification number: H03K5/2445 ,  H03K5/2418

Abstract: A comparator has a simple high frequency signal path from input to output formed by two differentially connected transistors (Q1, Q2) with an output transistor (Q8, Q3) connected to each. A current control circuit maintains a constant total current flowing through the differentially connected transistors (Q1, Q2). The ratio of currents flowing through the differentially connected transistors (Q1, Q2) is initially set by a control circuit (I1, I2), so that the output of the comparator is predictable when powered up. The control circuit then gradually releases control, so that there is a smooth transfer to control by a reference signal input to the comparator.

Abstract translation: 比较器具有从由两个差分连接的晶体管（Q1，Q2）形成的从输入到输出的简单的高频信号路径，其中每个连接有输出晶体管（Q8，Q3）。 电流控制电路保持流过差分连接的晶体管（Q1，Q2）的恒定总电流。 流过差分连接的晶体管（Q1，Q2）的电流的比率最初由控制电路（I1，I2）设置，使得比较器的输出在加电时是可预测的。 然后，控制电路逐渐释放控制，使得通过输入到比较器的参考信号进行平滑传输到控制。

公开(公告)号：WO1997002517A1

公开(公告)日：1997-01-23

申请号：PCT/US1996011004

申请日：1996-06-28

Applicant: MAXIM INTEGRATED PRODUCTS, INC. ,  KOLLURI, Madhav, V.

Inventor： MAXIM INTEGRATED PRODUCTS, INC.

IPC: G05F01/00

CPC classification number: H03F3/3066 ,  G05F3/265 ,  H03K5/2418

Abstract: A multi-stage current feedback amplifier having a first stage and a second stage. The multi-stage amplifier comprises a transistor device (Q4') having a base, an emitter, and a collector, as well as a replicating device (Q5') having a base, an emitter, and a collector. The base of the replicating device (Q5') is coupled to the base of the transistor device, wherein a voltage in the emitter of the transistor device (Q4') is substantially replicated in the emitter of the replicating device (Q5'). Further, the inventive multi-stage feedback amplifier comprises a current mirror circuit (Q7' and Q8') having a current mirror circuit input and a current mirror circuit output, which current mirror circuit (Q7' and Q8') input is coupled to the collector of the replicating device (Q5'). The current mirror circuit output is coupled to the collector of the transistor device (Q4').

Abstract translation: 一种具有第一级和第二级的多级电流反馈放大器。 多级放大器包括具有基极，发射极和集电极的晶体管器件（Q4'）以及具有基极，发射极和集电极的复制器件（Q5'）。 复制器件（Q5'）的基极耦合到晶体管器件的基极，其中晶体管器件（Q4'）的发射极中的电压基本上复制在复制器件（Q5'）的发射极中。 此外，本发明的多级反馈放大器包括具有电流镜电路输入和电流镜电路输出的电流镜电路（Q7'和Q8'），电流镜电路（Q7'和Q8'）输入耦合到 收集器（Q5'）。 电流镜电路输出耦合到晶体管器件（Q4'）的集电极。

公开(公告)号：WO2011095142A1

公开(公告)日：2011-08-11

申请号：PCT/DE2010/000132

申请日：2010-02-05

Applicant: GIRA GIERSIEPEN GMBH & CO. KG ,  TAPKO TECHNOLOGIES GMBH ,  TOMIC, Petar ,  ADLER, Klaus ,  SEIFERT, Roland ,  KEMMANN, Harald ,  LASKIWITZ, Ingo

Inventor： TOMIC, Petar ,  ADLER, Klaus ,  SEIFERT, Roland ,  KEMMANN, Harald ,  LASKIWITZ, Ingo

IPC: H04L25/02 ,  H03K5/24 ,  H03K19/0175

CPC classification number: H04L25/0292 ,  H03K5/08 ,  H03K5/2418 ,  H03K19/0175

Abstract: Ein Empfanger in einem Busknoten eines Busnetzes, insbesondere eines EIB-Netzes, der an eine Buslinie (Bus+, Bus-) gekoppelt ist, welche dem Empfänger ein aus Bitpulsen gebildetes Signal zur Verfügung stellt, mit einem Differenzverstärker (Q1A, Q1B, Q2A, Q2B), welcher einen ersten Eingang (E1) und einen zweiten Eingang (E2) und mindestens einen Ausgang (RxD) aufweist, ist dadurch gekennzeichnet, dass an dem ersten Eingang (E1) eine Referenzspannung (Uref) anliegt und an dem zweiten Eingang (E2) eine das Signal tragende Spannung anliegt, die so ausgelegt ist, dass nur dann ein Signal am Ausgang (RxD) erscheint, wenn der Absolutwert der Spannung am zweiten Eingang (E2) größer ist als der Absolutwert der Referenzspannung (Uref) am ersten Eingang.

Abstract translation: 耦合到接收器中的总线网络的总线节点，特别是EIB网络，到总线（总线+，总线），其是从Bitpulsen信号形成到接收器的聚合物，（与差分放大器Q1A，Q1B，Q2A，Q2B ），具有第一输入端（E1）和第二输入（E2）和至少一个输出（RXD），其特征在于，（在第一输入E1）被施加基准电压（Uref的）和（在第二输入端E2 ）施加信号电压承载，其被设计为使得当所述电压的绝对值（第二输入E2）大于在所述第一输入端的基准电压（Uref的）的绝对值大只有在输出端（RXD）信号出现。

公开(公告)号：WO2011045097A1

公开(公告)日：2011-04-21

申请号：PCT/EP2010/061418

申请日：2010-08-05

Applicant: OSRAM GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG ,  FISCHER, Klaus

Inventor： FISCHER, Klaus

IPC: H02M3/338 ,  H05B33/08

CPC classification number: H02J15/00 ,  H02J7/34 ,  H03K5/2418 ,  H05B33/0815

Abstract: Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Betreiben mindestens einer LED, wobei die Schaltungsanordnung einen selbstschwingenden Spannungswandler (12) mit einer Wandlerdrossel (L1A;L1), einer Wandlerdiode (D5) und einem Wandlerschalter (V5); und eine Steuervorrichtung für den Wandlerschalter (V5) umfasst. Erfindungsgemäss wird zur Steuerung des Schalttransistors eine bevorzugt aus diskreten Bauelementen aufgebaute Schaltungsanordnung vorgesehen, bei der einerseits während der Aufmagnetisierung der Drossel der Strom durch den Wandlerschalter gemessen wird, um bei Erreichen eines vorgebbaren Maximalwerts für diesen Strom ein Ausschalten des Transistors zu ermöglichen, und bei der andererseits die Abmagnetisierung der Drossel schaltungstechnisch erfasst wird, um ein sofortiges Wiedereinschalten des Transistors zu erreichen.

Abstract translation: 本发明涉及一种电路装置，用于操作至少一个LED，其特征在于，该电路装置具有一个转换器电感器（L1A，L1），一个转换器二极管（D5）和一个转换器开关（V5）自振荡功率转换器（12）; 和用于转换器开关（V5）的控制装置。 根据本发明，提供了一种优选地构造由分立元件电路装置用于控制所述开关晶体管，其特征在于，一方面，所述流量节流的磁化过程中由换能器开关测量，以允许关于该电流达到预定最大值的转动晶体管，并且其中 另一方面，节气门的退磁由电路以实现所述晶体管的立即重启检测。

公开(公告)号：WO2008118824A2

公开(公告)日：2008-10-02

申请号：PCT/US2008/057943

申请日：2008-03-21

Applicant: DSM SOLUTIONS, INC. ,  KAPOOR, Ashok, K.

Inventor： KAPOOR, Ashok, K.

IPC: G06F13/40 ,  H03K19/0175 ,  H01L21/331 ,  H01L21/8248 ,  H01L29/808

CPC classification number: H01L21/8248 ,  H01L27/0623 ,  H01L29/0692 ,  H01L29/0804 ,  H01L29/1004 ,  H01L29/66272 ,  H01L29/66901 ,  H01L29/732 ,  H01L29/808 ,  H03K5/2418 ,  H03K19/001 ,  H04L25/0264

Abstract: Integrated circuit systems and semiconductor devices for generating, transmitting, receiving and manipulating clock and/or data signals. Semiconductor device including clock circuit having FETs and clock driver circuit having BJT. System and devices may include translator circuit translating signals with lower voltage swing into signals with higher voltage swing and circuit block operating at higher voltage swing. Wiring networks for communicating signals between individual circuits or system components. Integrated circuit device can include a BJT having first base electrode comprising semiconductor material doped to first conductivity type formed on and in contact with surface of semiconductor substrate and separated from emitter electrode by separation space. First base region can be formed in substrate below emitter electrode and include first portion of substrate doped to first conductivity type. Second base region can be formed in substrate below separation space and can include second portion of substrate doped to first conductivity type.

Abstract translation: 用于生成，发送，接收和操纵时钟和/或数据信号的集成电路系统和半导体器件。 包括具有FET的时钟电路和具有BJT的时钟驱动器电路的半导体器件。 系统和设备可以包括转换器电路将具有较低电压摆幅的信号转换成具有较高电压摆幅的信号，并且在更高的电压摆幅下操作电路块。 用于在各个电路或系统组件之间传送信号的接线网络。 集成电路器件可以包括具有第一基极的BJT，该第一基极包括掺杂到第一导电类型的半导体材料，该半导体材料形成在半导体衬底的表面上并与半导体衬底的表面接触，并且通 第一基区可以形成在发射极电极下方的衬底中，并且包括掺杂到第一导电类型的衬底的第一部分。 第二基区可以形成在分离空间下方的衬底中，并且可以包括掺杂到第一导电类型的衬底的第二部分。

公开(公告)号：WO1997027493A1

公开(公告)日：1997-07-31

申请号：PCT/JP1997000102

申请日：1997-01-20

Applicant: ADVANTEST CORPORATION ,  YOSHIDA, Kenji

Inventor： ADVANTEST CORPORATION

IPC: G01R31/28

CPC classification number: H03K5/003 ,  G01R31/31703 ,  G01R31/31924 ,  G01R31/3193 ,  G01R31/31932 ,  H03K5/2418

Abstract: A comparator comprising a comparator circuit of a differential receiver type for testing the operation of DUT differential output signals, wherein effects of in-phase signals are eliminated. For this purpose, an offset adder unit (30) receives differential signals (101, 102) from the DUT and produces output signals (111, 112) at a predetermined offset voltage, and a comparator (71) receives the two output signals from the offset adder unit (30) and produces an output signal upon comparing the two signals.

Abstract translation: 一种比较器，包括用于测试DUT差分输出信号的操作的差分接收器类型的比较器电路，其中消除了同相信号的影响。 为此，偏移加法器单元（30）从DUT接收差分信号（101,102），并以预定的偏移电压产生输出信号（111,112），比较器（71）接收来自 偏移加法器单元（30），并且在比较两个信号时产生输出信号。