公开(公告)号：WO2016077803A1

公开(公告)日：2016-05-19

申请号：PCT/US2015/060752

申请日：2015-11-13

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

发明人： LAVROVSKAYA, Natalia ,  SADOVNIKOV, Alexei

IPC分类号： H01L21/331 ,  H01L29/73

CPC分类号： H01L29/0821 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/0692 ,  H01L29/6625 ,  H01L29/66272 ,  H01L29/732 ,  H01L29/735

摘要： In a lateral BJT formed using a BiCMOS process, the collector-to-emitter breakdown voltage (BV CEO ) and BJT's gain, are improved by forming a graded collector contact region (320) with lower doping levels toward the base contact (340).

摘要翻译： 在使用BiCMOS工艺形成的横向BJT中，通过形成具有较低掺杂水平的梯度集电极接触区（320），朝着基极触点（340）形成集电极至发射极击穿电压（BVCEO）和BJT的增益。

公开(公告)号：WO2015096581A1

公开(公告)日：2015-07-02

申请号：PCT/CN2014/092250

申请日：2014-11-26

申请人： 伍震威

发明人： 伍震威 ,  艾哈迈德⋅伊夫蒂哈尔 ,  单建安

IPC分类号： H01L29/40

CPC分类号： H01L29/405 ,  H01L21/28525 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/28568 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/456 ,  H01L29/66136 ,  H01L29/73 ,  H01L29/732 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/74 ,  H01L29/7811 ,  H01L29/7816 ,  H01L29/7823 ,  H01L29/7827 ,  H01L29/8611

摘要： 提供一种功率半导体装置的结构和制造方法。提供位于在功率半导体装置的表面处的金属电极（21、22、23）之间的薄半绝缘场板（32、33、34）结构。所述薄半绝缘场板（32、33、34）通过在金属化之前进行沉积并且在所述金属化之后进行退火而形成。可用于横向功率半导体装置和垂直功率半导体装置中。

公开(公告)号：WO2015064562A1

公开(公告)日：2015-05-07

申请号：PCT/JP2014/078601

申请日：2014-10-28

申请人： 一般財団法人電力中央研究所

发明人： 逸見　哲郎 ,  中山　浩二 ,  浅野　勝則 ,  土田　秀一 ,  宮澤　哲哉

IPC分类号： H01L29/861 ,  H01L21/205 ,  H01L21/331 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/161 ,  H01L29/73 ,  H01L29/739 ,  H01L29/744 ,  H01L29/78 ,  H01L29/868

CPC分类号： H01L29/744 ,  H01L21/02378 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02579 ,  H01L21/0262 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66234 ,  H01L29/732 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/8613

摘要： 　このＳｉＣダイオード２０では、厚さ１００ｎｍ未満(例えば５０ｎｍ)の第２の半導体層部２５Ａにおいて、第２の不純物濃度であるアクセプタ密度１×１０ １９ ｃｍ －３ とは１桁以上相違する第３の不純物濃度(例えば、１×１０ ２０ ｃｍ －３ )からアクセプタ密度１×１０ １９ ｃｍ －３ に達している。第２の半導体層部２５Ａに不純物濃度が急峻に変化する不連続成長面が形成される。この不連続成長面が、キャリアの再結合を促進する再結合促進面となり、スイッチング損失を低減できると共に、ｐｎ接合界面を不連続成長面とした場合に比べてドリフト層２３へのキャリア注入効率を高く保って、定常損失の増大を抑制できる。これにより、スイッチング損失を低減できると共に定常損失の増大を抑えることができるバイポーラ半導体装置を提供する。

摘要翻译： 在该SiC二极管（20）中，厚度小于100nm（例如50nm）的第二半导体层部（25A）的杂质浓度从第三杂质浓度（例如1×1020cm- 3）至1×1019cm-3的受主密度，所述第三杂质浓度与作为第二杂质浓度的1×10 19 cm -3的受主密度相差一个或多个数量级。 在第二半导体层部分（25A）中形成杂质浓度突然变化的不连续生长表面。 该不连续生长表面用作促进载体复合的复合促进表面，使开关损耗降低。 此外，与使用pn结界面作为不连续生长面的情况相比，进入漂移层（23）的载流子注入效率保持较高，从而能够防止稳定的损失增加。 这提供了一种双极半导体器件，其开关损耗可以减小，并且可以防止其稳定损耗的增加。

公开(公告)号：WO2015062405A1

公开(公告)日：2015-05-07

申请号：PCT/CN2014/088399

申请日：2014-10-11

申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION ,  IBM (CHINA) CO., LIMITED

发明人： BENOIT, John J. ,  ELLIOTT, James R. ,  GRAY, Peter B. ,  JOSEPH, Alvin J. ,  LIU, Qizhi ,  WILLETS, Christa R.

IPC分类号： H01L29/66

CPC分类号： H01L29/732 ,  H01L29/0649 ,  H01L29/0821 ,  H01L29/0826 ,  H01L29/66272 ,  H01L29/7371 ,  H01L29/7378

摘要： Device structures, design structures, and fabrication methods for a bipolar junction transistor. A first layer comprised of a first semiconductor material and a second layer comprised of a second semiconductor material are disposed on a substrate containing a first terminal of the bipolar junction transistor. The second layer is disposed on the first layer and a patterned etch mask is formed on the second layer. A trench extends through the pattern hardmask layer, the first layer, and the second layer and into the substrate. The trench defines a section of the first layer stacked with a section of the second layer. A selective etching process is used to narrow the section of the second layer relative to the section of the first layer to define a second terminal and to widen a portion of the trench in the substrate to undercut the section of the first layer.

摘要翻译： 双极结型晶体管的器件结构，设计结构和制造方法。 由包含第一半导体材料的第一层和由第二半导体材料组成的第二层设置在包含双极结型晶体管的第一端子的衬底上。 第二层设置在第一层上，并且在第二层上形成图案化的蚀刻掩模。 沟槽延伸穿过图案硬掩模层，第一层和第二层并进入衬底。 沟槽限定了与第二层的一部分堆叠的第一层的一部分。 使用选择性蚀刻工艺来相对于第一层的截面来缩小第二层的截面以限定第二端子并且加宽衬底中的沟槽的一部分以削去第一层的部分。

公开(公告)号：WO2015003102A1

公开(公告)日：2015-01-08

申请号：PCT/US2014/045326

申请日：2014-07-02

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

发明人： EDWARDS, Henry, Litzmann ,  SALMAN, Akram, A.

IPC分类号： H01L29/72 ,  H01L21/331

CPC分类号： H01L29/7322 ,  H01L27/0248 ,  H01L27/0259 ,  H01L29/0649 ,  H01L29/0821 ,  H01L29/732

摘要： In described examples, a bipolar transistor (100) includes: a substrate (105) having a semiconductor surface (106); and first and second trench enclosures (121, 122), both at least lined with a dielectric extending downward from a topside (106a) of the semiconductor surface (106) to a trench depth. The first trench enclosure (121) defines an inner enclosed area. A base (140) and an emitter (150) formed in the base (140) are within the inner enclosed area. A buried layer (126) is below the trench depth, including under the base (140). A sinker diffusion (115) includes a first portion (115a) between the first and second trench enclosures (121, 122), extending from the topside (106a) of the semiconductor surface (106) to the buried layer, and a second portion (115b) within the inner enclosed area. The second portion (115b) does not extend to the topside (106a) of the semiconductor surface (106).

摘要翻译： 在所述实施例中，双极晶体管（100）包括：具有半导体表面（106）的衬底（105）; 以及第一和第二沟槽外壳（121,122），其至少衬有从半导体表面（106）的顶侧（106a）向下延伸到沟槽深度的电介质。 第一沟槽外壳（121）限定内封闭区域。 形成在基座（140）中的基座（140）和发射器（150）在内部封闭区域内。 掩埋层（126）在沟槽深度之下，包括在基底（140）下方。 沉降片扩散（115）包括从半导体表面（106）的顶侧（106a）延伸到掩埋层的第一和第二沟槽外壳（121,122）之间的第一部分（115a）和第二部分 115b）在内封闭区域内。 第二部分（115b）不延伸到半导体表面（106）的顶侧（106a）。

公开(公告)号：WO2013020471A1

公开(公告)日：2013-02-14

申请号：PCT/CN2012/079457

申请日：2012-07-31

申请人： 无锡华润上华半导体有限公司 ,  青云 ,  胡金节 ,  李月影 ,  胡勇海

发明人： 青云 ,  胡金节 ,  李月影 ,  胡勇海

IPC分类号： H01L21/311 ,  H01L21/331 ,  H01L21/8249

CPC分类号： H01L29/732 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/66272

摘要： 提供一种BJT以及BiCMOS的制作方法，该BJT具有多晶硅发射极，在制作发射极时，采用两步刻蚀法，第一步干法刻蚀，以二氧化硅为停留层，避免对单晶硅表面产生破坏；第二步湿法刻蚀，以Alpha型多晶硅为阻挡层，减少了湿法刻蚀中对二氧化硅层的横向腐蚀量。得到的窗口形态改善了BJT的小电流退化。

公开(公告)号：WO2012158438A4

公开(公告)日：2013-01-03

申请号：PCT/US2012037215

申请日：2012-05-10

申请人： CREE INC

发明人： ZHANG QINGCHUN ,  CAPELL CRAIG ,  AGARWAL ANANT KUMAR ,  RYU SEI-HYUNG

IPC分类号： H01L29/06 ,  H01L29/16 ,  H01L29/739 ,  H01L29/74 ,  H01L29/78 ,  H01L29/861

CPC分类号： H01L29/1016 ,  H01L21/0465 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/732 ,  H01L29/7397 ,  H01L29/74 ,  H01L29/7813 ,  H01L29/861

摘要： A negative bevel edge termination for a Silicon Carbide (SiC) semiconductor device is disclosed. In one embodiment, the negative bevel edge termination includes multiple steps that approximate a smooth negative bevel edge termination at a desired slope. More specifically, in one embodiment, the negative bevel edge termination includes at least five steps, at least ten steps, or at least 15 steps. The desired slope is, in one embodiment, less than or equal to fifteen degrees. In one embodiment, the negative bevel edge termination results in a blocking voltage for the semiconductor device of at least 10 kilovolts (kV) or at least 12 kV. The semiconductor device is preferably, but not necessarily, a thyristor such as a power thyristor, a Bipolar Junction Transistor (BJT), an Insulated Gate Bipolar Transistor (IGBT), a U-channel Metal-Oxide-Semiconductor Field Effect Transistor (UMOSFET), or a PIN diode.

摘要翻译： 公开了一种用于碳化硅（SiC）半导体器件的负斜面边缘终端。 在一个实施例中，负斜边缘终端包括以期望的斜率近似平滑负斜面边缘终止的多个步骤。 更具体地，在一个实施例中，负斜边缘终止包括至少五个步骤，至少十个步骤或至少15个步骤。 在一个实施例中，期望的斜率小于或等于十五度。 在一个实施例中，负斜边缘终止导致半导体器件的阻挡电压为至少10千伏（kV）或至少12kV。 半导体器件优选但不一定是晶闸管，例如功率晶闸管，双极结晶体管（BJT），绝缘栅双极晶体管（IGBT），U沟道金属氧化物半导体场效应晶体管（UMOSFET） 或PIN二极管。

公开(公告)号：WO2012175716A1

公开(公告)日：2012-12-27

申请号：PCT/EP2012/062155

申请日：2012-06-22

申请人： IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / LEIBNIZ-INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK ,  SORGE, Roland

发明人： SORGE, Roland

IPC分类号： H01L29/732 ,  H01L29/06 ,  H01L29/08 ,  H01L29/40 ,  H01L29/735

CPC分类号： H01L29/732 ,  H01L29/063 ,  H01L29/0821 ,  H01L29/402 ,  H01L29/735

摘要： Vertikaler Bipolartransistor, mit einer vertikalen Schichtfolge von Emitter (106), Basis (108) und Kollektor (110, 124, 120), bei dem der Kollektor ein dotiertes inneres Kollektorgebiet (110) eines ersten Leitfähigkeitstyps und ein im Vergleich mit dem inneren Kollektorgebiet höher dotiertes Kollektoranschlussgebiet (120) des ersten Leitfähigkeitstyps aufweist, und bei dem an das innere Kollektorgebiet (110) in einer lateralen Richtung, die quer zu einer vertikalen Stapelrichtung der Schichtfolge weist, ein im Vergleich mit dem inneren Kollektorgebiet schwächer dotiertes Kollektor-Driftgebiet (124) des ersten Leitfähigkeitstyps ohne eine darunter liegende hoch dotierte vergrabene Schicht vom selben Leitfähigkeitstyp, i.e. ohne Subkollektor, anschließt, über welches das innere Kollektorgebiet mit dem Kollektoranschlussgebiet verbunden ist.

摘要翻译： 一种垂直双极型晶体管，与发射器垂直的层序列（106），基部（108）和收集器（110，124，120），其中，所述收集器是第一导电类型的掺杂内侧集电区（110）和较高的作为与内集电极区域相比 掺杂集电极连接区域（120）的第一导电类型的，并且其中在横向指向的层序列，较弱掺杂的垂直堆叠方向与内集电极区域集电极漂移区比较的横向方向上的内侧集电区（110）（124） 第一导电类型不相同的导电类型，即一个潜在的重掺杂掩埋层 无子集电极，连接，通过该内侧集电区被连接到集电极连接区域。

公开(公告)号：WO2012118614A2

公开(公告)日：2012-09-07

申请号：PCT/US2012/025115

申请日：2012-02-14

申请人： MICRON TECHNOLOGY, INC. ,  GUPTA, Rajesh, N. ,  NEMATI, Farid ,  ROBINS, Scott, T.

发明人： GUPTA, Rajesh, N. ,  NEMATI, Farid ,  ROBINS, Scott, T.

IPC分类号： H01L29/73 ,  H01L27/102 ,  H01L27/082

CPC分类号： H01L27/1026 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/8229 ,  H01L27/1023 ,  H01L27/1024 ,  H01L27/10802 ,  H01L29/1608 ,  H01L29/73 ,  H01L29/732 ,  H01L29/735 ,  H01L29/7391 ,  H01L29/7841 ,  H01L2924/0002 ,  H01L2924/00

摘要： Some embodiments include gated bipolar junction transistors. The transistors may include a base region between a collector region and an emitter region; with a B-C junction being at an interface of the base region and the collector region, and with a B-E junction being at an interface of the base region and the emitter region. The transistors may include material having a bandgap of at least 1.2 eV within one or more of the base, emitter and collector regions. The gated transistors may include a gate along the base region and spaced from the base region by dielectric material, with the gate not overlapping either the B-C junction or the B-E junction. Some embodiments include memory arrays containing gated bipolar junction transistors. Some embodiments include methods of forming gated bipolar junction transistors.

摘要翻译： 一些实施例包括门控双极结型晶体管。 晶体管可以包括集电极区和发射极区之间的基极区; 其中B-C结处于基极区和集电极区的界面处，并且B-E结处于基极区和发射极区的界面处。 晶体管可以包括在一个或多个基极，发射极和集电极区域内具有至少1.2eV的带隙的材料。 栅控晶体管可以包括沿着基极区域的栅极并且通过介电材料与基极区域隔开，其中栅极不与B-C结或B-E结交叠。 一些实施例包括含有门控双极结型晶体管的存储器阵列。 一些实施例包括形成门控双极结晶体管的方法。

公开(公告)号：WO2012021189A1

公开(公告)日：2012-02-16

申请号：PCT/US2011/035861

申请日：2011-05-10

申请人： THE STATE OF OREGON ACTING BY AND THROUGH THE STATE BOARD OF HIGHER EDUCATION ON BEHALF OF OREGON STATE UNIVERSITY ,  COWELL, E., William ,  WAGER, John, F. ,  GIBBONS, Brady, J. ,  KESZLER, Douglas, A.

发明人： COWELL, E., William ,  WAGER, John, F. ,  GIBBONS, Brady, J. ,  KESZLER, Douglas, A.

IPC分类号： H01L29/72 ,  H01L29/861

CPC分类号： H01L29/7311 ,  C22C16/00 ,  C22C45/10 ,  H01L27/24 ,  H01L29/66265 ,  H01L29/66272 ,  H01L29/7317 ,  H01L29/732 ,  H01L45/00

摘要： An electronic structure comprising: (a) a first metal layer; (b) a second metal layer; (c) and at least one insulator layer located between the first metal layer and the second metal layer, wherein at least one of the metal layers comprises an amorphous multi-component metallic film. In certain embodiments, the construct is a metal-insulator-metal (MIM) diode. In other embodiments, the construct is a amorphous multi-component metallic thin film nanolaminate.

摘要翻译： 一种电子结构，包括：（a）第一金属层; （b）第二金属层; （c）以及位于第一金属层和第二金属层之间的至少一个绝缘层，其中至少一个金属层包括非晶多组分金属膜。 在某些实施例中，该构造是金属 - 绝缘体 - 金属（MIM）二极管。 在其他实施方案中，该构建体是无定形多组分金属薄膜纳米层压体。