公开(公告)号：WO2017058874A1

公开(公告)日：2017-04-06

申请号：PCT/US2016/054117

申请日：2016-09-28

申请人： BOARD OF REGENTS, THE UNIVERSITY OF TEXAS SYSTEM

发明人： SUN, Nan ,  CHEN, Long ,  TANG, Xiyuan

IPC分类号： H03M1/08 ,  H03M1/06 ,  H03M1/00

CPC分类号： H03M1/08 ,  H03M1/04 ,  H03M1/0697 ,  H03M1/1009 ,  H03M1/38 ,  H03M1/468

摘要： Disclosed herein are systems and methods that describe statistical estimation based noise reduction for SAR ADCs. For SAR ADCs, the conversion error can be available at the comparator input. Although a noisy 1-bit comparator may not be able to produce an accurate estimation for its input if used only once, the comparison can be repeated multiple times for a designated bit of the multi-bit SAR ADC. This can allow for the improvement of the estimation accuracy by examining the probability of the comparator output being "1" or "0". The estimation of a signal from a noisy environment using multiple trials can be cast as a classic. In one aspect of the disclosure, an optimal Bayes estimator is disclosed to achieve a low estimation error from the comparator on a designated bit of the multi-bit SAR ADC.

摘要翻译： 这里公开了描述针对SAR ADC的基于噪声降低的统计估计的系统和方法。 对于SAR ADC，转换错误可在比较器输入端使用。 尽管如果只使用一次，噪声1比特比较器可能无法产生其输入的精确估计，所以可以对多位SAR ADC的指定位重复多次比较。 这可以通过检查比较器输出的概率为“1”或“0”来提高估计精度。 使用多次试验的嘈杂环境中的信号估计可以作为经典。 在本公开的一个方面，公开了一种最佳贝叶斯估计器，以在多位SAR ADC的指定位上从比较器获得低估计误差。

公开(公告)号：WO2017046782A1

公开(公告)日：2017-03-23

申请号：PCT/IB2016/055590

申请日：2016-09-19

申请人： KING ABDULLAH UNIVERSITY OF SCIENCE AND TECHNOLOGY

发明人： OMRAN, Hesham ,  ALHOSHANY, Abdulaziz ,  SALAMA, Khaled

IPC分类号： G01R27/26 ,  H03M1/10 ,  H03M1/46

CPC分类号： G01D5/24 ,  G01R27/2605 ,  H03M1/1009 ,  H03M1/466

摘要： An energy-efficient capacitance-to-digital converter (CDC) is provided that utilizes a capacitance-domain successive approximation (SAR) technique. Unlike SAR analog- to-digital converters (ADCs), analysis shows that for SAR CDCs, the comparator offset voltage will result in signal-dependent and parasitic-dependent conversion errors, which necessitates an op-amp-based implementation. The inverter-based SAR CDC contemplated herein provides robust, energy-efficient, and fast operation. The inverter- based SAR CDC may include a hybrid coarse-fine programmable capacitor array. The design of example embodiments is insensitive to analog references, and thus achieves very low temperature sensitivity without the need for calibration. Moreover, this design achieves improved energy efficiency.

摘要翻译： 提供了一种利用电容域逐次逼近（SAR）技术的节能电容数字转换器（CDC）。 与SAR模数转换器（ADC）不同，分析表明，对于SAR CDC，比较器偏移电压将导致信号相关和寄生相关的转换误差，这就需要基于运算放大器的实现。 本文考虑的基于逆变器的SAR CDC提供了强大的，节能的和快速的操作。 基于逆变器的SAR CDC可以包括混合粗略可编程电容器阵列。 示例实施例的设计对模拟参考不敏感，因此在不需要校准的情况下实现非常低的温度灵敏度。 此外，该设计实现了能量效率的提高。

公开(公告)号：WO2016046356A1

公开(公告)日：2016-03-31

申请号：PCT/EP2015/072075

申请日：2015-09-25

申请人： CONTINENTAL TEVES AG & CO. OHG

发明人： ACKER, Heinrich

IPC分类号： H03M1/20

CPC分类号： H03M1/0626 ,  H03M1/002 ,  H03M1/0614 ,  H03M1/1009 ,  H03M1/124 ,  H03M1/201 ,  H03M1/60

摘要： Die Erfindung betrifft eine Vorrichtung zum Digitalisieren eines analogen Signals, wobei ein Verzerrsignal-Ausgang eines Verzerrsignal-Generators ausschließlich mittels passiver Komponenten an einen Analog-Digital-Konverter gekoppelt ist.

摘要翻译： 本发明涉及一种用于数字化模拟信号的装置，其中一个Verzerrsignal Verzerrsignal发生器的输出仅由无源元件的装置耦合到模拟数字转换器。

公开(公告)号：WO2014144166A1

公开(公告)日：2014-09-18

申请号：PCT/US2014/028458

申请日：2014-03-14

申请人： XILINX, INC.

发明人： LOWNEY, Donnacha ,  ERDMANN, Christophe ,  CULLEN, Edward

IPC分类号： H03M1/10 ,  H03M1/74

CPC分类号： H03M1/1009 ,  H03M1/742

摘要： An apparatus for calibration of a signal converter is disclosed. This apparatus includes a first digital-to-analog converter ("DAC") (510) and a calibration system (520) coupled to an output port of the first DAC (510). The calibration system includes a second DAC (602, 612). The calibration system (520) is configured to provide an adjustment signal responsive to a spurious spectral performance parameter in an output of the first DAC (510). The spurious spectral performance parameter is sensitive to a timing error associated with the first DAC (510). The calibration system (510) is coupled to provide the adjustment signal to the first DAC (510) to correct the timing error of the first DAC (510).

摘要翻译： 公开了一种用于校准信号转换器的装置。 该装置包括耦合到第一DAC（510）的输出端口的第一数模转换器（“DAC”）510和校准系统520。 校准系统包括第二DAC（602,612）。 校准系统（520）被配置为响应于第一DAC（510）的输出中的寄生光谱性能参数提供调整信号。 寄生光谱性能参数对与第一DAC相关的定时误差敏感（510）。 校准系统（510）被耦合以向第一DAC（510）提供调整信号，以校正第一DAC（510）的定时误差。

公开(公告)号：WO2014114004A1

公开(公告)日：2014-07-31

申请号：PCT/CN2013/071052

申请日：2013-01-28

申请人： 香港中国模拟技术有限公司

发明人： 吴柯 ,  刘松 ,  杨飞琴

IPC分类号： G05F1/56

CPC分类号： G05F3/02 ,  G05F1/561 ,  H03M1/1009

摘要： 本发明提供一种自校准电流源系统，其包括电流源，还包括：自校准电阻阵列，其以与所述电流源的内部电阻阵列关联的方式设置；比较器，其将所述自校准电阻阵列的电压与所述芯片的输出终端电阻的电压进行比较；控制模块，其接收所述比较器的比较结果，据此输出控制信号以控制自校准电阻阵列及与所述自校准电阻阵列关联的所述内部电阻阵列。本发明所述自校准电流源系统可进行自动调整以使内部电阻阵列的电阻与输出终端电阻的电阻相当。

公开(公告)号：WO2008002214A1

公开(公告)日：2008-01-03

申请号：PCT/SE2006/000809

申请日：2006-06-30

申请人： SIGNAL PROCESSING DEVICES SWEDEN AB ,  JOHANSSON, Håkan ,  LÖWENBORG, Per

发明人： JOHANSSON, Håkan ,  LÖWENBORG, Per

IPC分类号： H03M1/12 ,  H03M1/06 ,  H03M1/08

CPC分类号： H03M1/1009 ,  H03M1/1215

摘要： The invention provides a method and a module for estimating a plurality of relative channel-error d k , G k, C k for at least one signal X k with respect to a reference signal X 0 . The signals X 0 and X k are produced by an analog-to-digital module 10 comprising parallel and time interleaved analog-to-digital converters and are received by an estimation module 20. The method is performed by said estimation module 20 and it comprises the steps of: defining Sl a function F(d k ,G k ,C k ) representing a relationship between said reference signal X 0 and an arbitrary signal X k in said group of signals X 0 -X N-1 ; selecting S2 a first reference signal X 0 in said group of signals X 0 - X N-1 . The method comprises the further steps of: selecting S3 a second signal X k from the remaining signals X 1 - X N-1 in said group; and optimizing S4 the function F{d k , G k , C k ) so as to obtain an estimate d k , G k , C k of said plurality of relative channel-error d k , G k , C k ; repeating said further steps for each remaining signal X1 - X N-1 .

摘要翻译： 本发明提供一种用于估计多个相对通道错误的方法和模块，用于至少一个 信号X 相对于参考信号X 0 <0>。 信号X 0和X k是由包括并行和时间交织的模数转换器的模数 - 数字模块10产生的，并由估计模块 该方法由所述估计模块20执行，并且其包括以下步骤：定义S1 a函数F（d，k，k，k， / SUB>），其表示所述参考信号X SUB和所述信号组X 0中的任意信号X < SUB> N-1 ; 在所述组信号X N-X N-1中选择S2第一参考信号X <0> 。 该方法还包括以下步骤：从所述组中的剩余信号X 1 -X N-1 中选择S3第二信号X SUB ; 并且优化S4的函数F（d，k，k，k，k），以获得估计值d k k， 所述多个相对信道误差d k，k，k，k，k，k， ç_{ķ; 对于每个剩余信号X1-X N-1重复进一步的步骤。}

公开(公告)号：WO2018205359A1

公开(公告)日：2018-11-15

申请号：PCT/CN2017/089315

申请日：2017-06-21

申请人： 中国电子科技集团公司第二十四研究所

发明人： 胡蓉彬 ,  王永禄 ,  张正平 ,  王健安 ,  陈光炳 ,  付东兵 ,  王育新 ,  蒋和全 ,  胡刚毅

IPC分类号： H03M1/16

CPC分类号： H03M1/1009

摘要： 本发明公开一种基于逐次逼近算法的ADC自校正电路，包括：编码电路、分压电阻串、比较器阵列、多路选择开关、第一数模转换器、基准电路、控制寄存器及数据寄存器，编码电路的输入端与比较器阵列的输出端相连，比较器阵列中每一比较器的正相输入端均与多路选择开关的动端相连，比较器阵列中每一比较器的反相输入端对应连接于分压电阻串中每两相邻的电阻之间，比较器阵列的使能端与控制寄存器相连，多路选择开关的第一不动端用于接收一模拟信号、第二不动端与第一数模转换器的输出端相连、控制端与控制寄存器相连，所述基准电路与分压电阻串及比较器阵列均相连，用于将分压电阻串的中间电平和电压范围校正到和第一数模转换器的输出一致。

公开(公告)号：WO2017204921A2

公开(公告)日：2017-11-30

申请号：PCT/US2017/027571

申请日：2017-04-14

申请人： QUALCOMM INCORPORATED

发明人： PRICE, Burt ,  JANARDANAN, Ajay ,  KOLLA, Yeshwant

IPC分类号： H03F3/45

CPC分类号： H03M1/0617 ,  H03F3/45977 ,  H03F2200/375 ,  H03F2203/45044 ,  H03F2203/45048 ,  H03M1/1009

摘要： A device includes an amplifier and calibration circuitry coupled to the amplifier. The calibration circuitry is configured to receive calibration values. The calibration circuitry is also configured to generate an output value in response to receiving a timing input.

摘要翻译： 器件包括耦合到放大器的放大器和校准电路。 校准电路被配置为接收校准值。 校准电路还被配置为响应于接收到定时输入而生成输出值。

公开(公告)号：WO2017100738A1

公开(公告)日：2017-06-15

申请号：PCT/US2016/066089

申请日：2016-12-12

申请人： MICROCHIP TECHNOLOGY INCORPORATED

发明人： KUMAR, Ajay

IPC分类号： G01R35/00 ,  G01R19/25 ,  H03M1/10 ,  G01R31/36

CPC分类号： G01R19/257 ,  G01R15/06 ,  G01R19/0038 ,  G01R19/16542 ,  G01R19/2509 ,  G01R31/362 ,  G01R35/005 ,  H03M1/0619 ,  H03M1/1009

摘要： A method for measuring a voltage using a capacitive voltage divider (CVD) and an analog-to-digital converter includes the steps of measuring a bandgap or reference voltage and determining a first code value of the bandgap or reference voltage, charging a first capacitor to a voltage to be measured and determining a second code value of voltage of the first capacitor, charging a second capacitor to a second known voltage and determining a third code value of voltage of the second capacitor, and determining the voltage to be measured by applying the first, second, and third code values.

摘要翻译： 使用电容分压器（CVD）和模数转换器来测量电压的方法包括以下步骤：测量带隙或参考电压并确定带隙的第一代码值或 将第一电容器充电到要测量的电压并确定第一电容器的电压的第二码值，将第二电容器充电到第二已知电压并确定第二电容器的电压的第三码值，以及确定 通过施加第一，第二和第三代码值来测量电压。

公开(公告)号：WO2017084705A1

公开(公告)日：2017-05-26

申请号：PCT/EP2015/077000

申请日：2015-11-18

申请人： FRAUNHOFER-GESELLSCHAFT ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E.V. ,  TECHNISCHE UNIVERSITÄT BERLIN

发明人： SCHMIDT, Christian ,  KOTTKE, Christoph ,  JUNGNICKEL, Volker ,  HILT, Jonas

IPC分类号： H03M1/66 ,  G06G7/26 ,  H03M1/10

CPC分类号： H03M1/1009 ,  G06G7/26 ,  H03M1/1038 ,  H03M1/662 ,  H04B7/0413 ,  H04B7/0837 ,  H04J1/12 ,  H04L25/0204 ,  H04L27/2096

摘要： The invention relates to a signal processing system, comprising at least a first, a second and a third digital-to-analog converter (31-33) (DAC); a processing unit (21) configured for splitting a sampled signal into a first and a second signal corresponding to different frequency portions of the sampled signal, transmitting the first signal to the first DAC (31), splitting the second signal into a first and a second subsignal and transmitting the first subsignal to the second DAC (32) and the second subsignal to the third DAC (33), the first subsignal corresponding to the real part of the second signal and the second subsignal corresponding to the imaginary part of the second signal; an IQ mixer (600) configured for mixing an analog output signal of the second DAC (32) and an analog output signal of the third DAC (33) and a combiner (4) for combining an analog output signal of the first DAC (31) and an output signal of the IQ mixer (600). The invention further is related to methods of signal processing.

摘要翻译： 信号处理系统技术领域本发明涉及信号处理系统，其至少包括第一，第二和第三数模转换器（DAC）（DAC）。 处理单元（21），被配置用于将采样信号分成对应于采样信号的不同频率部分的第一和第二信号，将第一信号发送到第一DAC（31），将第二信号分成第一和第二信号 第二子信号并且将第一子信号传输到第二DAC（32）并且将第二子信号传输到第三DAC（33），第一子信号对应于第二信号的实部并且第二子信号对应于第二DAC的虚部 信号; 被配置为混合第二DAC（32）的模拟输出信号和第三DAC（33）的模拟输出信号的IQ混频器（600）;以及组合器（4），用于将第一DAC（31）的模拟输出信号 ）和IQ混频器（600）的输出信号。 本发明还涉及信号处理的方法。