公开(公告)号：WO2023063732A1

公开(公告)日：2023-04-20

申请号：PCT/KR2022/015457

申请日：2022-10-13

Applicant: 고려대학교 산학협력단

Inventor： 김상식 ,  조경아 ,  백은우 ,  전주희 ,  손재민 ,  김택함 ,  양예진

IPC: H01L29/808 ,  H01L29/66 ,  H01L27/098

Abstract: 본 발명은 트리플 게이트 피드백 메모리 소자로 구성된 가변형 로직 인 메모리 셀에 관한 것으로, 본 발명의 일실시예에 따른 가변형 로직 인 메모리 셀은 드레인 영역, 채널 영역, 소스 영역을 포함하고, 상기 채널 영역 상에서 제1 및 제2 프로그래밍 게이트 전극 및 컨트롤 게이트 전극이 형성된 게이트 영역을 포함하는 트리플 게이트 피드백 메모리 소자를 복수로 포함한다.

公开(公告)号：WO2016209934A8

公开(公告)日：2016-12-29

申请号：PCT/US2016/038727

申请日：2016-06-22

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： BAHL, Sandeep, R. ,  SEEMAN, Michael, D.

IPC: H01L27/098 ,  H01L29/778

Abstract: In described examples, a high-voltage transistor (HVT) structure (140) adapts a low-voltage transistor (LVT) (110) to high-voltage environments. The HVT structure (140) includes a drain node (152), a source node (154), a control gate (156) and a field electrode (162, 164). The drain node (152) and the source node (154) define a conductive channel (163, 165), in which mobilized charges are regulated by the control gate (156). While being isolated from the control gate (156), the field electrode (162, 164) is configured to spread the mobilized charges in response to a field voltage. The field electrode (162, 164) is structured and routed to prevent charge sharing with any one of the drain node (152), source node (154) or control gate (156). Advantageously, the isolated field electrode (162, 164) minimizes the capacitance of the control gate (156) and the drain and source nodes (152, 154), such that the HVT (140) can switch with less power loss and a more robust performance in a high-voltage environment.

公开(公告)号：WO2016017127A1

公开(公告)日：2016-02-04

申请号：PCT/JP2015/003709

申请日：2015-07-24

Applicant: パナソニックIPマネジメント株式会社

Inventor： 江藤　竜二 ,  原田　剛史 ,  浜田　政一 ,  柴田　保

IPC: H01L21/338 ,  H01L21/28 ,  H01L21/337 ,  H01L27/098 ,  H01L29/417 ,  H01L29/423 ,  H01L29/778 ,  H01L29/808 ,  H01L29/812

CPC classification number: H01L29/7787 ,  H01L21/28 ,  H01L21/283 ,  H01L27/098 ,  H01L29/045 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/452 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/808 ,  H01L29/812

Abstract: 　本開示の窒化物半導体装置は、基板（１０１）と、基板（１０１）の主面上に形成されたｐ型不純物を含むＡｌ ｘ Ｉｎ ｙ Ｇａ １－ｘ－ｙ Ｎ（０≦Ｘ＜１、０≦Ｙ＜１）からなるｐ型ＧａＮ層（１０６）と、ｐ型ＧａＮ層（１０６）の上に形成されたＴｉ膜（１１４）とを有し、Ｔｉ膜（１１４）は、ｐ型ＧａＮ層（１０６）に対してコヒーレント状態またはメタモルフィック状態である。

Abstract translation: 该氮化物半导体器件具有：基板（101）; 形成在基板（101）的主表面上的p型GaN层（106），其由含有p的GaN的Al x In y Ga 1-x-y N（0≤X<1,0≤Y<1）形成 型杂质; 和形成在p型GaN层（106）上的Ti膜（114）。 Ti膜（114）相对于p型GaN层（106）处于相干状态或变质状态。

公开(公告)号：WO2014197143A1

公开(公告)日：2014-12-11

申请号：PCT/US2014/036503

申请日：2014-05-02

Applicant: FIRST SOLAR, INC.

Inventor： BLAYDES, Holly, Ann ,  ANDREINI, Kristian, William ,  HUBER, William, Hullinger ,  HINNERS, Eugene, Thomas ,  SHIANG, Joseph, John ,  LIANG, Yong ,  CHOI, Jongwoo ,  HALVERSON, Adam, Fraser

IPC: H01L27/098 ,  H01L27/14 ,  H01L27/142

CPC classification number: H01L31/1828 ,  H01L31/022425 ,  H01L31/02966 ,  H01L31/065 ,  H01L31/073 ,  H01L31/1832 ,  Y02E10/543 ,  Y02P70/521

Abstract: A photovoltaic device is presented. The photovoltaic device includes a layer stack; and an absorber layer is disposed on the layer stack. The absorber layer includes selenium, and an atomic concentration of selenium varies non-linearly across a thickness of the absorber layer. A method of making a photovoltaic device is also presented.

Abstract translation: 介绍了光伏器件。 光伏器件包括层叠; 并且在层叠上设置吸收层。 吸收层包括硒，并且硒的原子浓度在吸收层的厚度上非线性地变化。 还提出了制造光伏器件的方法。

公开(公告)号：WO2014185034A1

公开(公告)日：2014-11-20

申请号：PCT/JP2014/002443

申请日：2014-05-08

Applicant: パナソニックIPマネジメント株式会社

Inventor： 根来　昇 ,  鶴見　直大 ,  柴田　大輔

IPC: H01L21/338 ,  H01L21/316 ,  H01L21/337 ,  H01L27/098 ,  H01L29/47 ,  H01L29/778 ,  H01L29/808 ,  H01L29/812 ,  H01L29/872

CPC classification number: H01L23/3171 ,  H01L21/0214 ,  H01L21/02145 ,  H01L21/0217 ,  H01L21/02266 ,  H01L21/02274 ,  H01L21/283 ,  H01L21/563 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/291 ,  H01L29/0638 ,  H01L29/1066 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41766 ,  H01L29/42316 ,  H01L29/475 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66212 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　半導体装置は、窒化物半導体からなる半導体層と、半導体層上に形成されたオーミック電極とショットキー電極と、オーミック電極とショットキー電極の間の半導体層上とショットキー電極とを覆う単位体積あたりの水素含有量の少ない第１の絶縁膜と、第１の絶縁膜の上に形成された第１の絶縁膜より単位体積あたりの水素含有量の多い第２の絶縁膜とを備える。

Abstract translation: 该半导体器件具有：包含氮化物半导体的半导体层; 形成在半导体层上的欧姆电极和肖特基电极; 第一绝缘膜，其每单位体积的氢含量低，并且在欧姆电极和肖特基电极之间覆盖肖特基电极和半导体层的顶部; 以及第二绝缘膜，其具有比第一绝缘膜高的每单位体积的氢含量，并且形成在第一绝缘膜上。

公开(公告)号：WO2013175880A1

公开(公告)日：2013-11-28

申请号：PCT/JP2013/060609

申请日：2013-04-08

Applicant: 住友電気工業株式会社

Inventor： 林　秀樹 ,  増田　健良

IPC: H01L21/337 ,  H01L21/338 ,  H01L27/098 ,  H01L29/808 ,  H01L29/812

CPC classification number: H01L29/1608 ,  H01L21/28008 ,  H01L29/0692 ,  H01L29/1066 ,  H01L29/66068 ,  H01L29/8083

Abstract: 　炭化珪素基板（１０）は第１の導電型を有する。炭化珪素基板（１０）は、第１の電極（４１）が設けられた第１の面（Ｐ１）と、互いに間隔を空けて配置された第１トレンチ（ＴＲ１）が設けられた第２の面（Ｐ２）とを有する。ゲート層（２１）は第１トレンチ（ＴＲ１）の各々の内面を被覆している。ゲート層（２１）は、第１の導電型と異なる第２の導電型を有する。充填部（３１）は、ゲート層（２１）によって被覆された第１トレンチ（ＴＲ１）の各々を充填している。第２の電極（４２）は、ゲート層（２１）から離されており、炭化珪素基板の第２の面（Ｐ２）上に設けられている。ゲート電極（４０）は、炭化珪素基板（１０）から電気的に絶縁されており、ゲート層（２１）に電気的に接続されている。これにより、容易に製造することができる炭化珪素半導体装置を提供する。

Abstract translation: 根据本发明，碳化硅衬底（10）具有第一导电类型。 碳化硅衬底（10）具有设置有第一电极（41）的第一表面（P1）和设置有彼此间隔一定距离的第一沟槽（TR1）的第二表面（P2）。 栅极层（21）覆盖每个第一沟槽（TR1）的内表面。 栅极层（21）具有与第一导电类型不同的第二导电类型。 填充部分（31）填充由栅极层（21）覆盖的每个第一沟槽（TR1）。 第二电极（42）与栅极层（21）分离并设置在碳化硅衬底的第二表面（P2）上。 栅电极（40）与碳化硅衬底（10）电绝缘并电连接到栅极层（21）。 从而可以提供容易制造的碳化硅半导体器件。

公开(公告)号：WO2013027361A1

公开(公告)日：2013-02-28

申请号：PCT/JP2012/005090

申请日：2012-08-10

Applicant: 株式会社デンソー ,  竹内 有一

Inventor： 竹内　有一

IPC: H01L21/337 ,  H01L21/338 ,  H01L27/098 ,  H01L29/06 ,  H01L29/808 ,  H01L29/812

CPC classification number: H01L29/063 ,  H01L21/0455 ,  H01L21/0475 ,  H01L21/8213 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/8083

Abstract: 　炭化珪素半導体装置において、トレンチ（６）は、ソース領域（４）および第１ゲート領域（３）を貫通してドリフト層（２）まで達している。前記トレンチ（６）の内壁上には、エピタキシャル成長によって第１導電型のチャネル層（７）が形成される。前記チャネル層（７）の上には第２導電型の第２ゲート領域（８）が形成される。第１凹部（１３）は前記トレンチ（６）の先端部に設けられ、前記ソース領域（４）の厚みよりも深く形成されることにより、前記トレンチ（６）の先端部においてソース領域（４）が除去される。前記第１凹部（１３）のコーナ部は第２導電型層（１６）に覆われている。

Abstract translation: 在该碳化硅半导体器件中，通过穿透源极区域（4）和第一栅极区域（3），沟槽（6）到达漂移层（2）。 通过外延生长在沟槽（6）的内壁上形成第一导电类型的沟道层（7）。 在沟道层（7）上形成第二导电类型的第二栅区（8）。 所述沟槽（6）的前端部设置有形成为比所述源极区域（4）的厚度更深的第一凹部（13），使得所述源极区域（4）在前端部 的沟槽（6）。 第一凹部（13）的角部被第二导电类型的层（16）覆盖。

公开(公告)号：WO2013021636A1

公开(公告)日：2013-02-14

申请号：PCT/JP2012/005040

申请日：2012-08-08

Applicant: 株式会社デンソー ,  竹内 有一 ,  鈴木 巨裕

Inventor： 竹内　有一 ,  鈴木　巨裕

IPC: H01L21/337 ,  H01L21/338 ,  H01L27/098 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812

CPC classification number: H01L21/265 ,  H01L21/0465 ,  H01L27/098 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/1025 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66909 ,  H01L29/78 ,  H01L29/8083

Abstract: 　半導体装置は、炭化珪素半導体基板（５）と、前記半導体基板（５）のセル領域（Ｒ１）に形成されたトランジスタと、前記セル領域（Ｒ１）の外周を囲む領域（Ｒ２）に形成された耐圧構造とを有する。前記半導体基板（５）は、第１導電型基板（１）と、前記第１導電型基板（１）上の第１導電型ドリフト層（２）と、前記ドリフト層（２）上の第２導電型層（３）と、前記第２導電型層（３）上の第１導電型層（４）とを有する。前記耐圧構造は、前記セル領域（Ｒ１）の外周を囲み、前記ドリフト層（２）に達する第１凹部（１７）と、前記第１凹部（１７）の内周側の側面の位置において、前記セル領域（Ｒ１）の外周を囲むトレンチ（１３、４５）と、前記トレンチ（１３、４５）内に埋め込まれ、前記第１凹部（１７）の側面を構成する第２導電型埋込層（１５、４６）とを有する。

Abstract translation: 该半导体器件具有：碳化硅半导体衬底（5）; 形成在半导体衬底（5）的单元区域（R1）中的晶体管; 以及形成在围绕电池区域（R1）的外周的区域（R2）中的高耐压结构。 半导体衬底（5）具有：第一导电型衬底（1）; 第一导电型衬底（1）上的第一导电型漂移层（2）; 漂移层（2）上的第二导电类型层（3）; 和在第二导电型层（3）上的第一导电型层（4）。 高耐压结构具有：围绕电池区域（R1）的外周并到达漂移层（2）的第一凹部（17）; 围绕所述单元区域（R1）的外周的沟槽（13,45），所述沟槽位于所述第一凹部（17）的内周侧的侧面的位置; 以及嵌入在所述沟槽（13,45）中并构成所述第一凹部（17）的侧面的第二导电型嵌入层（15,46）。

公开(公告)号：WO2009009380A3

公开(公告)日：2009-03-05

申请号：PCT/US2008069043

申请日：2008-07-02

Applicant: SEMISOUTH LAB INC ,  SANKIN IGOR ,  MERRETT JOSEPH NEIL

Inventor： SANKIN IGOR ,  MERRETT JOSEPH NEIL

IPC: H01L27/098 ,  H01L21/04 ,  H01L21/8232 ,  H01L29/808 ,  H01L29/812

CPC classification number: H01L29/808 ,  H01L27/098 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/8083 ,  H01L29/8122 ,  H01L29/8124 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872 ,  H03K17/08142 ,  H03K17/08148 ,  H03K17/567 ,  H03K17/6871 ,  H03K2017/6875

Abstract: Wide bandgap semiconductor devices including normally-off VJFET integrated power switches are described. The power switches can be implemented monolithically or hybridly, and may be integrated with a control circuit built in a single-or multi-chip wide bandgap power semiconductor module. The devices can be used in high-power, temperature -tolerant and radiation-resistant electronics components. Methods of making the devices are also described.

Abstract translation: 描述了包括常关VJFET集成功率开关的宽带隙半导体器件。 功率开关可以单片或混合实现，并且可以与内置在单芯片或多芯片宽带隙功率半导体模块中的控制电路集成。 该器件可用于高功率，耐高温和抗辐射的电子元件。 还描述了制造这些装置的方法。

公开(公告)号：WO2009020787A1

公开(公告)日：2009-02-12

申请号：PCT/US2008/071338

申请日：2008-07-28

Applicant: DSM SOLUTIONS, INC. ,  THUMMALAPALLY, Damodar, R. ,  RAY, Abhijit

Inventor： THUMMALAPALLY, Damodar, R. ,  RAY, Abhijit

IPC: H01L27/098 ,  H01L27/118 ,  H03K19/177

CPC classification number: H01L27/11803 ,  H01L27/098 ,  H01L29/808 ,  H03K19/17736 ,  H03K19/1778

Abstract: A switching circuit (100) comprises a plurality of first signal (106-0) lines of a programmable logic device, a plurality of second signal lines (106-1) of the programmable logic device, and a plurality of switch elements (104-0, 104-1)-. Each switch element couples one first signal line to a second signal line and includes one or more switch junction field effect transistors (JFETs (108, 110) having a first control gate (108-0, 110-0) separated from a second control gate (108-3, 110-3) by a channel region.

Abstract translation: 开关电路（100）包括可编程逻辑器件的多个第一信号（106-0）线，可编程逻辑器件的多个第二信号线（106-1）和多个开关元件（104- 0，104-1） - 。 每个开关元件将一个第一信号线耦合到第二信号线并且包括一个或多个开关结场效应晶体管（JFET（108,110），其具有与第二控制栅极分离的第一控制栅极（108-0,110-0） （108-3,110-3）。