一种芯片设计可靠性的评估方法及装置

    公开(公告)号:CN105069258A

    公开(公告)日:2015-11-18

    申请号:CN201510556699.4

    申请日:2015-09-02

    IPC分类号: G06F17/50

    摘要: 本发明公开了一种芯片设计可靠性的评估方法及装置,其中,该方法包括:确定电路板图设计后,提取电路设计参数;给定电路温度,根据电路参数和电路温度确定电路中器件的功耗分布;对电路板图进行网格化处理,并根据功耗分布计算每个网格在对应功耗下的温度,确定温度分布,并将温度分布反馈给电路中的相应的电路器件;重复上述确定功耗分布和温度分布的步骤,确定温度收敛时的收敛温度分布;并根据温度与电路器件工作寿命之间的关系确定电路器件的工作寿命;在工作寿命大于预设寿命时设计制作电路板。该方法通过对电路板图进行网格化处理,从而可以实现精细化热电仿真,可以大大的缩小产品的开发周期,进而降低开发成本。

    用于TSV封装芯片的内部信号量测的方法

    公开(公告)号:CN107564829B

    公开(公告)日:2020-09-04

    申请号:CN201710734193.7

    申请日:2017-08-24

    IPC分类号: H01L21/66

    摘要: 本发明公开了一种用于TSV封装芯片的内部信号量测的方法,该方法包括如下步骤:S1,将待测TSV封装芯片的背面进行研磨抛光,以露出TSV通孔和硅基板;S2,在距离TSV通孔的边缘的硅基板上沉积一个SiO2薄膜区域,以隔离硅基板;S3,清理TSV通孔的表面;S4,在TSV通孔下方的芯片和SiO2薄膜之间沉积金属Pt;S5,在SiO2薄膜上沉积测试板;S6,使用探针与测试板接触,从而将测试力施加在芯片上,以实现芯片内部信号的量测。本发明的方法简单易操作,便于探针的连接测试,同时避免了在探针测试过程中由于探针接触到硅基板而导致信号无法施加在TSV通孔上的问题,从而显著提高了测试的效率和准确性。

    用于TSV封装芯片的内部信号量测的方法

    公开(公告)号:CN107564829A

    公开(公告)日:2018-01-09

    申请号:CN201710734193.7

    申请日:2017-08-24

    IPC分类号: H01L21/66

    摘要: 本发明公开了一种用于TSV封装芯片的内部信号量测的方法,该方法包括如下步骤:S1,将待测TSV封装芯片的背面进行研磨抛光,以露出TSV通孔和硅基板;S2,在距离TSV通孔的边缘的硅基板上沉积一个SiO2薄膜区域,以隔离硅基板;S3,清理TSV通孔的表面;S4,在TSV通孔下方的芯片和SiO2薄膜之间沉积金属Pt;S5,在SiO2薄膜上沉积测试板;S6,使用探针与测试板接触,从而将测试力施加在芯片上,以实现芯片内部信号的量测。本发明的方法简单易操作,便于探针的连接测试,同时避免了在探针测试过程中由于探针接触到硅基板而导致信号无法施加在TSV通孔上的问题,从而显著提高了测试的效率和准确性。

    基于RFID芯片的测温方法与装置、测温系统、存储介质

    公开(公告)号:CN114154601A

    公开(公告)日:2022-03-08

    申请号:CN202111254682.5

    申请日:2021-10-27

    IPC分类号: G06K17/00 G01K13/00

    摘要: 本发明公开了一种基于RFID芯片的测温方法与装置、测温系统、存储介质,其中,基于无源超高频RFID芯片的测温方法包括以下步骤:在建立与无源超高频RFID芯片之间的通信连接后,读取所述无源超高频RFID芯片的存储器数据,确定无源超高频RFID芯片的反向链路频率与温度之间的关系;获取无源超高频RFID芯片的当前反向链路频率,并根据关系和当前反向链路频率确定无源超高频RFID芯片的温度值。由此,本实施例的基于无源超高频RFID芯片的测温方法能够兼容多种测温环境,且检测方法简易灵敏,同时还能够降低测温成本,提高工作效率和用户使用体验。

    电源钳位电路及集成电路芯片

    公开(公告)号:CN111355225A

    公开(公告)日:2020-06-30

    申请号:CN202010244294.8

    申请日:2020-03-31

    IPC分类号: H02H9/00 H02H9/02 H02H9/04

    摘要: 本发明提供一种电源钳位电路,属于集成电路芯片静电释放保护技术领域。所述电源钳位电路包括检测模块、启动模块以及泄放模块,还包括:反馈模块;所述检测模块包括电阻以及电容;所述反馈模块串联于所述电阻与所述电容之间;所述反馈模块包括第一二极管以及第二PMOS晶体管;所述第二PMOS晶体管的源极与所述电阻的第一端以及所述第一二极管的正极相连,所述第二PMOS晶体管的漏极与所述第一二极管的负极相连,所述第二PMOS晶体管的栅极与所述启动模块以及所述泄放模块相连。本发明通过增加反馈模块,在电源钳位电路导通时增加检测模块的阻抗,增大RC时间常数,延长泄放模块的导通时间,将静电荷彻底释放;在电源钳位电路不导通时,降低漏电流。