-
公开(公告)号:CN112786685B
公开(公告)日:2022-10-21
申请号:CN202110173502.4
申请日:2021-02-08
申请人: 成都芯源系统有限公司
发明人: 连延杰
IPC分类号: H01L29/06 , H01L29/40 , H01L29/78 , H01L21/336
摘要: 公开了一种制作LDMOS的方法,包括:在半导体衬底上同时形成第一栅氧化区和第二栅氧化区;在第二栅氧化区的上方形成栅极区;在第二栅氧化区远离第一栅氧化区的一侧的半导体衬底中形成体区;在第一栅氧化区远离第二栅氧化区的一侧的半导体衬底中形成漏区,在体区中形成源区;在第一栅氧化区的上方以及第一栅氧化区和第二栅氧化区之间的半导体衬底上形成场板氧化区;在场板氧化区上形成场板阻挡区;形成介质区;以及在第一栅氧化区上的介质区中形成第一场板,在第一栅氧化区和第二栅氧化区之间的介质区中形成第二场板。所述方法优化了LDMOS场板下氧化层的厚度分布,同时也不需要增加额外的工艺步骤,提高了横向双扩散晶体管的击穿电压。
-
公开(公告)号:CN109638084B
公开(公告)日:2021-12-03
申请号:CN201811511003.6
申请日:2018-12-11
申请人: 成都芯源系统有限公司
IPC分类号: H01L29/872 , H01L29/06 , H01L21/329
摘要: 本申请公开了一种横向肖特基二极管及其制作方法。所述横向肖特基二极管包括:衬底、漂移区、电流区、第一阱区、第二阱区、第三阱区、第一埋层、第二埋层、保护环、隔离层、阳极金属和阴极接触层,所述第三阱区和保护环接触但不与第二埋层接触,当器件反向耐压时,器件的反向击穿横向发生在第三阱区、漂移区和第二阱区,当器件正向导通时,第一阱区、电流区和第二阱区为电流提供通路。所述横向肖特基二极管可以实现更高的反向耐压。
-
公开(公告)号:CN105489481B
公开(公告)日:2018-08-03
申请号:CN201610018432.4
申请日:2016-01-13
申请人: 成都芯源系统有限公司
发明人: 连延杰
IPC分类号: H01L21/28
CPC分类号: H01L29/401 , H01L21/02129 , H01L21/02164 , H01L21/0217 , H01L21/02274 , H01L21/0228 , H01L21/28158 , H01L21/31111 , H01L21/31144 , H01L21/32055 , H01L21/32135 , H01L21/32139 , H01L29/42364 , H01L29/42368 , H01L29/4916 , H01L29/66681 , H01L29/7816
摘要: 公开了种阶梯型厚栅氧化层的制作方法。该制作方法可以减少阶梯型厚栅氧化层制作工艺中的掩膜数,降低高压BCD工艺中高压器件的制作成本。此外,采用该制作方法,阶梯型厚栅氧化层的尺寸易于控制,有利于改善整个高压器件的性能,且厚栅氧化层的总厚度可以达到3000埃以上,可承受更高的电压。
-
公开(公告)号:CN104064600A
公开(公告)日:2014-09-24
申请号:CN201410283101.4
申请日:2014-06-23
申请人: 成都芯源系统有限公司
IPC分类号: H01L29/78 , H01L29/06 , H01L21/336
CPC分类号: H01L29/402 , H01L29/0619 , H01L29/0623 , H01L29/0878 , H01L29/0886 , H01L29/1083 , H01L29/1095 , H01L29/42368 , H01L29/66681 , H01L29/7823
摘要: 本申请公开了一种上拉双扩散金属氧化物半导体及其制作方法。所述上拉双扩散金属氧化物半导体包括:衬底、外延层、第一阱区、第二阱区、基区、体接触区、源接触区、漏接触区、场氧、栅氧、厚栅氧、多晶硅栅、源极电极、漏极电极、栅极电极,所述多晶硅栅包括终端部分和普通部分,所述终端部分包括有源多晶硅、在栅氧和厚栅氧上的第一延伸多晶硅、以及在厚栅氧和场氧上的第二延伸多晶硅。所述上拉双扩散金属氧化物半导体在小的终端面积情况下具有更高的击穿电压。
-
公开(公告)号:CN112542514B
公开(公告)日:2022-10-21
申请号:CN202011454548.5
申请日:2020-12-10
申请人: 成都芯源系统有限公司
摘要: 本公开的实施例揭露了一种横向晶体管,其可以包括源区、漏区、栅区、阱区、位于阱区的在所述漏区与所述栅区之间的一部分之上或之中的场介电结构以及位于所述场介电结构的一部分之上的场板定位层。该场板定位层与所述栅区的靠近所述场介电结构的那一侧的边缘之间具有第一横向距离。该横向晶体管还可以包括位于所述场板定位层之上的横向导电场板,其与所述栅区的靠近所述场介电结构的那一侧的边缘之间具有第二横向距离;以及纵向槽型场板接触,其纵向延伸穿过层间介电层直至与所述横向导电场板接触。可以通过调节所述场板定位层的纵向厚度来灵活调节/控制场板至半导体表面高度以使横向导电场板/纵向槽型场板接触有效地发挥减小表面电场的作用。
-
公开(公告)号:CN112786685A
公开(公告)日:2021-05-11
申请号:CN202110173502.4
申请日:2021-02-08
申请人: 成都芯源系统有限公司
发明人: 连延杰
IPC分类号: H01L29/06 , H01L29/40 , H01L29/78 , H01L21/336
摘要: 公开了一种制作LDMOS的方法,包括:在半导体衬底上同时形成第一栅氧化区和第二栅氧化区;在第二栅氧化区的上方形成栅极区;在第二栅氧化区远离第一栅氧化区的一侧的半导体衬底中形成体区;在第一栅氧化区远离第二栅氧化区的一侧的半导体衬底中形成漏区,在体区中形成源区;在第一栅氧化区的上方以及第一栅氧化区和第二栅氧化区之间的半导体衬底上形成场板氧化区;在场板氧化区上形成场板阻挡区;形成介质区;以及在第一栅氧化区上的介质区中形成第一场板,在第一栅氧化区和第二栅氧化区之间的介质区中形成第二场板。所述方法优化了LDMOS场板下氧化层的厚度分布,同时也不需要增加额外的工艺步骤,提高了横向双扩散晶体管的击穿电压。
-
公开(公告)号:CN112542514A
公开(公告)日:2021-03-23
申请号:CN202011454548.5
申请日:2020-12-10
申请人: 成都芯源系统有限公司
摘要: 本公开的实施例揭露了一种横向晶体管,其可以包括源区、漏区、栅区、阱区、位于阱区的在所述漏区与所述栅区之间的一部分之上或之中的场介电结构以及位于所述场介电结构的一部分之上的场板定位层。该场板定位层与所述栅区的靠近所述场介电结构的那一侧的边缘之间具有第一横向距离。该横向晶体管还可以包括位于所述场板定位层之上的横向导电场板,其与所述栅区的靠近所述场介电结构的那一侧的边缘之间具有第二横向距离;以及纵向槽型场板接触,其纵向延伸穿过层间介电层直至与所述横向导电场板接触。可以通过调节所述场板定位层的纵向厚度来灵活调节/控制场板至半导体表面高度以使横向导电场板/纵向槽型场板接触有效地发挥减小表面电场的作用。
-
公开(公告)号:CN105489481A
公开(公告)日:2016-04-13
申请号:CN201610018432.4
申请日:2016-01-13
申请人: 成都芯源系统有限公司
发明人: 连延杰
IPC分类号: H01L21/28
CPC分类号: H01L29/401 , H01L21/02129 , H01L21/02164 , H01L21/0217 , H01L21/02274 , H01L21/0228 , H01L21/28158 , H01L21/31111 , H01L21/31144 , H01L21/32055 , H01L21/32135 , H01L21/32139 , H01L29/42364 , H01L29/42368 , H01L29/4916 , H01L29/66681 , H01L29/7816 , H01L21/28
摘要: 公开了一种阶梯型厚栅氧化层的制作方法。该制作方法可以减少阶梯型厚栅氧化层制作工艺中的掩膜数,降低高压BCD工艺中高压器件的制作成本。此外,采用该制作方法,阶梯型厚栅氧化层的尺寸易于控制,有利于改善整个高压器件的性能,且厚栅氧化层的总厚度可以达到3000埃以上,可承受更高的电压。
-
公开(公告)号:CN113257889B
公开(公告)日:2022-10-21
申请号:CN202110397808.8
申请日:2021-04-13
申请人: 成都芯源系统有限公司
IPC分类号: H01L29/06 , H01L29/78 , H01L21/336
摘要: 公开了一种具有下沉区连结的LDMOS器件。该LDMOS器件具有掩埋层、第一阱区和连接所述掩埋层和第一阱区的下沉区。LDMOS器件具有沟槽,其上部分由所述第一阱区绕环而其下部分由下沉区环绕。LDMOS器件中还形成有沟槽,使得下沉区可以通过穿过沟槽的离子注入来形成。沟槽填充有非导电材料。利用本发明提出的LDMOS器件,下沉区将更加容易形成,从而使得第一阱区和掩埋层之间的连接更加容易和并且连接得更好。
-
公开(公告)号:CN110610994A
公开(公告)日:2019-12-24
申请号:CN201910644870.5
申请日:2019-07-17
申请人: 成都芯源系统有限公司
摘要: 本公开的实施例揭露了一种横向双扩散金属氧化物半导体场效应晶体管(DMOS)。该横向DMOS可以包括阱区、源区、漏区、第一栅区以及第二栅区。该第一栅区形成于所述阱区的靠近所述源区一侧的部分之上。该第二栅区形成于所述阱区的靠近所述漏区的部分之中,该第二栅区包括浅沟槽隔离结构,制作于所述阱区中的浅沟槽内,并且其第一侧壁边缘与所述漏区毗邻或接触,其与该第一侧壁相对的第二侧壁边缘横向延展至位于所述第一栅区的下方。本公开实施例的横向DMOS击穿电压提升,横向尺寸大幅缩减,比导通电阻降低,被应用于集成电路中时,其可以大幅提升集成电路的耐高压性能和安全性能,并且有助于缩减集成电路的晶片尺寸。
-
-
-
-
-
-
-
-
-