-
公开(公告)号：CN101587854A
公开(公告)日：2009-11-25
申请号：CN200810037681.3
申请日：2008-05-20
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768
摘要： 本发明提供了过孔和金属沟槽制作方法，过孔与金属沟槽连通，制作于硅基底；硅基底有中间阻挡层和底部阻挡层，硅基底上覆盖硬掩模层，其制作包括以下步骤：1.蚀刻掉预制金属沟槽的硅基底表面的硬掩模层部分；2.在蚀刻掉硬掩模层部分的硅基底表面填充底层抗反射膜；3.在非预制作过孔的硬掩模层及底层抗反射膜表面涂覆光阻，将预制作过孔位置的介质蚀刻掉，形成过孔；4.去掉光阻及底层抗反射膜，蚀刻掉未覆盖有硬掩模层的中间阻挡层上的硅基底部分形成金属沟槽。本发明过孔和金属沟槽的制作使过孔与金属沟槽的蚀刻连续执行，提高了蚀刻效率，同时去除了传统底层抗反射膜的回刻，避免栅栏式硅基底及面角的问题。
-
公开(公告)号：CN101587853A
公开(公告)日：2009-11-25
申请号：CN200810037680.9
申请日：2008-05-20
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L21/311
摘要： 本发明提供了一种金属沟槽的制作方法，金属沟槽的制作是基于预先制作好过孔的硅基底制作，该硅基底具有底部阻挡层和中间阻挡层，此金属沟槽的制作包括以下步骤：a.在所述硅基底的过孔内填充大于标准高度的底层抗反射膜；b.在硅基底上涂敷光阻，蚀刻未涂敷光阻的硅基底中间阻挡层以上的介质；c.进一步蚀刻，去除中间阻挡层上残留的介质。本发明的金属沟槽的制作方法，通过在过孔内填充大于标准高度的底层抗反射膜，增加步骤c去掉残留的介质，可有效提高制作的金属沟槽质量的稳定性，解决传统金属沟槽制作方法存在的过孔内底层抗反射膜高度控制要求高的问题及栅栏式硅基底和面角问题，避免繁琐的监控和调整工作。
-
公开(公告)号：CN101587820A
公开(公告)日：2009-11-25
申请号：CN200810037675.8
申请日：2008-05-20
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/00 , H01L21/311 , H05H1/46 , H01J37/32
摘要： 本发明揭露了一种改善沟槽间深度差异的等离子刻蚀方法与装置，将沟槽刻蚀过程拆分为两步，并采用不同刻蚀参数加以控制，从而改善了芯片中心区域到边缘区域的沟槽之间的深度差异。该方法包括如下步骤：于反应室上极板提供一源功率以及一第一电磁场，以激发刻蚀气体产生等离子体，并引导等离子体轰击基片表面；于反应室上极板提供一第二电磁场，以激发刻蚀气体产生等离子体，并引导等离子体轰击基片表面，其中反应室上极板边缘处设有一外线圈组且外线圈组以内设有一内线圈组，且上述第一电磁场由内线圈组产生，上述第二电磁场由内外线圈组共同产生。
-
公开(公告)号：CN112951985A
公开(公告)日：2021-06-11
申请号：CN201911269343.7
申请日：2019-12-11
发明人： 周鸣
摘要： 一种半导体结构及其形成方法，其中方法包括：提供基底；在所述基底表面形成底层电磁材料膜；在所述底层电磁材料膜表面形成前驱膜；在所述前驱膜表面形成第一绝缘膜；进行退火处理，使所述前驱膜形成第二绝缘膜；在所述第一绝缘膜表面形成顶层电磁材料膜。所述方法能够提高形成的半导体结构的性能。
-
公开(公告)号：CN109962039B
公开(公告)日：2021-01-26
申请号：CN201711421293.0
申请日：2017-12-25
摘要： 本发明提供一种半导体器件及电子装置，所述半导体器件包括：半导体衬底；形成于所述半导体衬底上的芯片；围绕所述芯片的密封环；位于所述芯片与所述密封环之间的隔离区，所述隔离区的层间介电层中形成有若干交错排列的阻挡结构。本发明提供的半导体器件，在密封环与芯片之间增加了阻挡结构，从而避免刻蚀液进入密封环内部的芯片，进一步避免内部芯片受到损伤。
-
公开(公告)号：CN107492517B
公开(公告)日：2020-05-08
申请号：CN201610407462.4
申请日：2016-06-12
发明人： 周鸣
IPC分类号： H01L21/768 , H01L23/532
摘要： 一种互连结构及形成方法，形成方法包括：提供衬底，衬底内具有前层待连接件；形成第一介质层和替代介质层，替代介质层的介电常数小于第一介质层的介电常数；形成位于替代介质层上的介质叠层；形成开口；形成互连结构。本发明通过形成依次覆盖前层待连接件的第一介质层和替代介质层；之后在替代介质层上形成介质叠层；再在介质叠层、替代介质层以及第一介质层内形成互连结构。由于替代介质层的介电常数小于第一介质层的介电常数，与现有技术相比，相同介质层厚下，利用替代介质层代替部分厚度的第一介质层能减小介电常数，进而能够减小互连结构的寄生电容，提高所形成半导体器件的性能。
-
公开(公告)号：CN107170723B
公开(公告)日：2020-04-07
申请号：CN201610126984.7
申请日：2016-03-07
发明人： 周鸣
IPC分类号： H01L23/373 , H01L29/06 , H01L29/78 , H01L21/336
摘要： 本发明涉及一种半导体器件及其制备方法、电子装置。所述半导体器件包括：半导体衬底；绝缘层，位于所述半导体衬底上方，以覆盖所述半导体衬底，其中，所述绝缘层包括热的良导体；鳍片，位于所述热的良导体上。本发明中所述绝缘层不仅能够起到绝缘的作用，还能很好的将器件产生的热传导出去，进而避免了器件底部自加热效应，提高了所述半导体器件的性能和良率。
-
公开(公告)号：CN105990146B
公开(公告)日：2019-12-17
申请号：CN201510086441.2
申请日：2015-02-17
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/336 , H01L21/265 , H01L21/304
摘要： 本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该制造方法包括：提供半导体衬底，半导体衬底上形成有若干鳍片以及位于鳍片顶面上的图案化的硬掩膜层；在鳍片两侧的半导体衬底上沉积形成覆盖鳍片和图案化的硬掩膜层的隔离材料；对隔离材料执行平坦化步骤，停止于图案化的硬掩膜层中；进行氧离子注入，以在鳍片和隔离材料中形成氧注入区；回蚀刻隔离材料停止于氧注入区的上方，以形成暴露部分鳍片的隔离层；进行热退火处理，使氧注入区内的氧对部分鳍片进行热氧化，以形成位于鳍片内的氧化层。根据本发明的制造方法，形成位于鳍片底部的氧化层，可有效防止鳍片底部漏电问题的产生，进而提高器件的可靠性和性能。
-
公开(公告)号：CN106611697B
公开(公告)日：2019-11-05
申请号：CN201510703668.7
申请日：2015-10-26
发明人： 周鸣
IPC分类号： H01L21/02 , H01L21/336
摘要： 一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成第一氮掺杂层；采用含氧等离子体离子注入工艺在第一氮掺杂层表面形成氧掺杂层，所述含氧等离子体至少包括水等离子体；在所述氧掺杂层上形成第二氮掺杂层；对所述半导体衬底进行热处理，使氧掺杂层内的氧原子向第一氮掺杂层和第二氮掺杂层内扩散，形成第一氮氧化硅层和第二氮氧化硅层。上述方法可以提高形成的半导体结构的性能。
-
公开(公告)号：CN106783727B
公开(公告)日：2019-11-01
申请号：CN201510817979.6
申请日：2015-11-23
IPC分类号： H01L21/768
摘要： 一种互连结构的形成方法，所述互连结构的形成方法包括：提供衬底；在所述衬底表面形成介质层；在所述介质层表面形成盖帽层；在所述盖帽层表面形成掩膜层，所述掩膜层暴露出部分盖帽层表面；以掩膜层为掩膜，刻蚀盖帽层至介质层表面，在盖帽层内形成开口；刻蚀所述掩膜层的侧壁，暴露出部分盖帽层的表面；沿所述盖帽层内的开口刻蚀部分厚度的介质层，形成第一通孔；对开口侧壁未被掩膜层覆盖的部分盖帽层进行氧化处理，形成氧化层；沿第一通孔刻蚀所述介质层至衬底表面形成第二通孔，使所述第二通孔的顶部宽度大于底部宽度；形成填充满第二通孔的金属层。上述方法可以提高形成的互连结构的性能。
-
-
-
-
-
-
-
-
-
搜索结果
477 条记录 (耗时 0.05 秒)
