公开(公告)号：CN117313625A

公开(公告)日：2023-12-29

申请号：CN202311605343.6

申请日：2023-11-29

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  北京航空航天大学

Inventor： 朱亚星 ,  赵东艳 ,  戴飞 ,  陈燕宁 ,  刘芳 ,  吴波 ,  王柏清 ,  王凯 ,  宋斌斌 ,  连亚军

IPC: G06F30/367 ,  G01R31/26 ,  G01N33/2022 ,  G06F119/04

Abstract: 本发明提供一种MOS器件寿命预测方法、装置和电子设备，属于半导体器件技术领域。方法包括：基于对正常环境的MOS器件进行加速退化试验的试验结果获取关键电参数退化曲线；基于关键电参数退化曲线确定MOS器件的试验寿命；对正常环境的MOS器件进行可靠性仿真，基于仿真结果获取第一栅氧界面缺陷浓度退化曲线；基于第一栅氧界面缺陷浓度退化曲线与试验寿命，确定目标栅氧界面缺陷浓度；对电磁干扰环境的MOS器件进行可靠性仿真，基于仿真结果获取第二栅氧界面缺陷浓度退化曲线；基于第二栅氧界面缺陷浓度退化曲线与目标栅氧界面缺陷浓度，确定电磁干扰环境下MOS器件的预测寿命。本发明解决电磁干扰下MOS器件寿命难评估的缺陷。

公开(公告)号：CN117293192A

公开(公告)日：2023-12-26

申请号：CN202311589002.4

申请日：2023-11-27

Applicant: 北京智芯微电子科技有限公司

Inventor： 郁文 ,  赵东艳 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  陆姗姗 ,  曹永万 ,  张东 ,  李君建 ,  王凯 ,  张同 ,  宋斌斌 ,  董子斌 ,  刘春颖 ,  余山

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/336

Abstract: 本申请公开了一种多沟道半导体器件、工艺、芯片及电子设备，属于半导体技术领域。多沟道半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿横向依次排布的源区、体区、漂移区和漏区，漂移区内设有至少一个沿横向延伸的隔离区，以在漂移区内限定出至少两条导电沟道；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区设置隔离区形成多条导电沟道，载流子分为多个路径，单条路径下的载流子数目减少，在漏端电场作用下，漏端碰撞电离出的电子空穴对数目减少，热载流子注入效应得到抑制，器件可靠性提升；同时多个导电通道有助于获得更低的导通电阻，隔离区也可以提高器件的耐压能力。

公开(公告)号：CN115020478B

公开(公告)日：2022-10-04

申请号：CN202210944506.2

申请日：2022-08-08

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/16 ,  H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底，衬底由具有第一导电类型的碳化硅材料制成；第一外延层，由具有第一导电类型的碳化硅材料制成，为顶部具有条形梳齿的梳状结构；第二外延层，由具有第一导电类型的硅材料制成，形成于第一外延层上并填充梳齿之间的空隙；具有第二导电类型的漂移区，形成于第二外延层内；具有第一导电类型的体区，形成于第二外延层内漂移区两侧；源极形成于体区内，漏极形成于漂移区内，场板形成于漂移区表面，栅极形成于漂移区和体区表面并覆盖部分场板。通过本发明提供的晶体管能够提高击穿电压，降低器件的温度，提高器件的性能和可靠性，降低制造成本。

公开(公告)号：CN114361243B

公开(公告)日：2022-06-28

申请号：CN202210275705.9

申请日：2022-03-21

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L29/78 ,  H01L21/285 ,  H01L21/336

Abstract: 本发明实施例提供一种全隔离横向双扩散金属氧化物半导体场效应管及其制作方法，属于芯片技术领域。该全隔离横向双扩散金属氧化物半导体场效应管，包括半导体衬底、源极区、漏极区、栅极区、浅槽隔离区、P型体区以及位于所述半导体衬底上的N型阱区、P型阱区和N型漂移区，所述全隔离横向双扩散金属氧化物半导体场效应管还包括栅氧化介质层，其中，所述栅氧化介质层位于所述栅极区和所述N型漂移区之间，其中，所述漏极区包括漏极重掺杂区和漏极轻掺杂区，所述源极区包括源极重掺杂区和源极轻掺杂区。该LDMOSFET结构有可调长度的漏极轻掺杂区和源极轻掺杂区，并基于漏极轻掺杂区、源极轻掺杂区和栅氧化介质层实现漏极区和栅极区的全隔离，有效提高LDMOSFET开态击穿电压。

公开(公告)号：CN114464673B

公开(公告)日：2022-06-21

申请号：CN202210375514.X

申请日：2022-04-11

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供一种双栅LDMOSFET器件、制造方法及芯片。该方法包括：在表面为N型硅层的半导体衬底上方依次外延N型外延层和P型外延层；通过光刻及干法刻蚀形成贯穿N型外延层、P型外延层和N型硅层的沟槽；干法刻蚀去除两沟槽间预设区域内的P型外延层和N型外延层，以露出预设区域内的N型硅层作为漏极；沉积二氧化硅材料，通过光刻及刻蚀处理，在沟槽与所述N型外延层和N型硅层对应的内壁上形成场氧层；栅氧化形成氧化物材料层，通过离子刻蚀形成绝缘氧化层和覆盖沟槽与P型外延层对应处内壁和场氧层的栅氧化层；在沟槽中沉积多晶硅，形成多晶硅层；光刻及离子注入，在P型外延层中形成源极。该方法减少了离子注入和高温推结的步骤。

公开(公告)号：CN114429987B

公开(公告)日：2022-06-03

申请号：CN202210339389.7

申请日：2022-04-01

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/423 ,  H01L29/40 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路。晶体管包括：SOI衬底，SOI衬底由下至上依次包括硅衬底、氧化层和上层硅；上层硅为具有两个坡面的凸台状梯形体结构；上层硅被划分为体区和漂移区，体区具有第一导电类型，漂移区具有第二导电类型；源极，形成于体区的上表面及体区的两个坡面的外沿；漏极，形成于漂移区的上表面及漂移区的两个坡面的外沿；二氧化硅层，形成于体区的上表面、漂移区的上表面以及漂移区的两个坡面上；栅极，形成于体区的两个坡面上；多晶硅场板，形成于漂移区的两个坡面上的二氧化硅层的表面。通过本发明提供的方法，能够提高栅极对沟道的控制能力，提高击穿电压。

公开(公告)号：CN114429987A

公开(公告)日：2022-05-03

申请号：CN202210339389.7

申请日：2022-04-01

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/423 ,  H01L29/40 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路。晶体管包括：SOI衬底，SOI衬底由下至上依次包括硅衬底、氧化层和上层硅；上层硅为具有两个坡面的凸台状梯形体结构；上层硅被划分为体区和漂移区，体区具有第一导电类型，漂移区具有第二导电类型；源极，形成于体区的上表面及体区的两个坡面的外沿；漏极，形成于漂移区的上表面及漂移区的两个坡面的外沿；二氧化硅层，形成于体区的上表面、漂移区的上表面以及漂移区的两个坡面上；栅极，形成于体区的两个坡面上；多晶硅场板，形成于漂移区的两个坡面上的二氧化硅层的表面。通过本发明提供的方法，能够提高栅极对沟道的控制能力，提高击穿电压。

公开(公告)号：CN114400184A

公开(公告)日：2022-04-26

申请号：CN202210296082.3

申请日：2022-03-24

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 本发明涉及半导体领域，提供一种LDMOSFET晶体管的制作方法及LDMOSFET晶体管。所述方法包括：在硅衬底上形成第二掺杂类型的埋层，在第二掺杂类型的埋层上进行第一次外延掺杂形成第二掺杂类型的第一外延层；在第一外延层上进行第二次外延掺杂形成第一掺杂类型的第二外延层；对第一掺杂类型的第二外延层进行刻蚀去除第一部分的第二外延层，余留的第二部分的第二外延层构成第一掺杂类型的体区；在去除第一部分的第二外延层的区域进行第三次外延掺杂形成第二掺杂类型的漂移区；在漂移区内形成浅槽隔离区；形成源漏区和栅极结构。本发明采用三次外延掺杂工艺形成高压PN结，降低工艺难度和制作成本，提高器件的可靠性。

公开(公告)号：CN114373800A

公开(公告)日：2022-04-19

申请号：CN202210276656.0

申请日：2022-03-21

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路。晶体管包括：衬底，衬底由上至下依次包括第一衬底层、第一氧化层、重掺杂层、第二氧化层和第二衬底层，第一衬底层和第一氧化层凸出于重掺杂层的表面，第一衬底层和第二衬底层具有第一导电类型，重掺杂层具有第二导电类型；第一衬底层内形成有阱区、体区、漂移区、源极、漏极和栅极；氧化隔离层，形成于第一衬底层和第一氧化层的两侧，且氧化隔离层的底部与重掺杂层接触；氧化隔离层外侧形成有重掺杂多晶硅区，重掺杂多晶硅区的底部与重掺杂层接触，重掺杂多晶硅区具有第二导电类型；重掺杂多晶硅区内形成有接电极。通过本发明提供的晶体管能够降低表面电场，提高击穿电压。

公开(公告)号：CN114335155A

公开(公告)日：2022-04-12

申请号：CN202210250839.5

申请日：2022-03-15

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及半导体领域，提供一种LDMOS器件场板隔离介质层的制作方法及LDMOS器件。所述LDMOS器件场板隔离介质层的制作方法包括：在硅衬底上依次生长硅氧化物层和氮化物层；对氮化物层和硅氧化物层进行刻蚀处理形成刻蚀窗口；沿刻蚀窗口对硅衬底进行热氧化处理，以在硅衬底上生长硅氧化物牺牲层；去除硅氧化物牺牲层以在硅衬底上形成沉积槽；在沉积槽内沉积介质材料，以在硅衬底上形成介质层；对所述介质层进行平坦化处理。本发明通过热氧化形成的牺牲层，刻蚀牺牲层形成沉积槽，相对于现有STI工艺，对硅衬底没有损伤，因此不需要进行高温退火处理，且形成的场板隔离介质层的界面平整，平坦性好。