-
公开(公告)号：CN118136615A
公开(公告)日：2024-06-04
申请号：CN202410546698.0
申请日：2024-05-06
Applicant: 北京智芯微电子科技有限公司
Abstract: 本公开涉及半导体集成电路技术领域，具体涉及一种薄膜电阻及其制备方法、电子器件、芯片和电子设备。根据本公开实施例提供的技术方案，通过在薄膜电阻材料层下方设置包括一个或多个梳状结构层的梳状结构，可以有效地平衡电阻的生长应力，减少应力集中现象，增强薄膜电阻材料层的机械稳定性，充分提升电阻的平整度和均一性，降低材料表面缺陷；进一步地，在与衬底垂直的平面上，薄膜电阻材料层的边缘与梳状结构的边缘以及衬底的边缘对齐时，可有效避免光刻过程中由于不规则反射效应造成的电阻损伤，降低材料内部缺陷，从而综合提升温度稳定性，由此大幅度降低了电阻的温度系数，提升了电阻的精度水平，进而满足了芯片产品的应用需求。
-
公开(公告)号：CN117293192B
公开(公告)日：2024-02-13
申请号：CN202311589002.4
申请日：2023-11-27
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/10 , H01L29/06 , H01L21/336
Abstract: 本申请公开了一种多沟道半导体器件、工艺、芯片及电子设备，属于半导体技术领域。多沟道半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿横向依次排布的源区、体区、漂移区和漏区，漂移区内设有至少一个沿横向延伸的隔离区，以在漂移区内限定出至少两条导电沟道；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区设置隔离区形成多条导电沟道，载流子分为多个路径，单条路径下的载流子数目减少，在漏端电场作用下，漏端碰撞电离出的电子空穴对数目减少，热载流子注入效应得到抑制，器件可靠性提升；同时多个导电通道有助于获得更低的导通电阻，隔离区也可以提高器件的耐压能力。
-
公开(公告)号：CN115274859B
公开(公告)日：2023-01-20
申请号：CN202211205804.6
申请日：2022-09-30
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种LDMOS晶体管及其制造方法。所述LDMOS晶体管包括衬底、P型体区、N型漂移区、N型高压阱区、位于P型体区的源极、位于N型漂移区的漏极、栅极以及浅槽隔离区，所述N型漂移区设置有P型掺杂区，所述P型掺杂区包覆浅槽隔离区的下缘边角且与漏极相接，所述P型掺杂区与N型漂移区形成PN结，以分担漏极与N型漂移区之间的电场；所述浅槽隔离区的上表面设置有多晶硅场板结构；所述多晶硅场板结构、所述浅槽隔离区与所述P型掺杂区构成RESURF结构，以降低P型掺杂区与N型漂移区之间的电场。本发明可以降低漏端在沟道方向的电场强度，提高器件的导通击穿电压，同时降低热载流子效应。
-
公开(公告)号：CN115274858A
公开(公告)日：2022-11-01
申请号：CN202211205608.9
申请日：2022-09-30
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
Abstract: 本发明提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；半导体衬底内形成有漂移区和体区，栅极结构形成在源极结构和漏极结构之间；源极结构包括源极掺杂区和源极金属，源极掺杂区形成在体区内且距离半导体衬底上表面第一预设距离，源极金属与源极掺杂区相连；漏极结构包括漏极掺杂区和漏极金属，漏极掺杂区形成在漂移区内且距离半导体衬底上表面第一预设距离，漏极金属与漏极掺杂区相连；源极掺杂区与漏极掺杂区上方还形成有low‑K介质层，low‑K介质层环绕在源极金属和漏极金属的四周。
-
公开(公告)号：CN118610266B
公开(公告)日：2024-11-29
申请号：CN202411082427.0
申请日：2024-08-08
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、第一阱区、体区、漂移区、源极、漏极和栅极，场板凹槽，形成于漂移区；夹层结构，形成于场板凹槽内，夹层结构由下至上依次包括：第一氧化层、氮化硅层和第二氧化层；第一氧化层为中间薄两边厚的构型，包括：垫底氧化层和两个氧化侧墙，氧化侧墙突出于衬底；多晶硅层，形成于夹层结构上表面；多晶硅层和夹层结构共同构成场板结构，在多晶硅层施加电压之后，夹层结构能存储电荷，控制载流子在漂移区内的流通路径。本发明能够存储电荷，改善表面的自热效应，提高击穿电压，提高器件的可靠性，增强场板的作用，提高击穿电压，节省工艺流程。
-
Patent Agency Ranking
公开(公告)号：CN118610266A
公开(公告)日：2024-09-06
申请号：CN202411082427.0
申请日：2024-08-08
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、第一阱区、体区、漂移区、源极、漏极和栅极，场板凹槽，形成于漂移区；夹层结构，形成于场板凹槽内，夹层结构由下至上依次包括：第一氧化层、氮化硅层和第二氧化层；第一氧化层为中间薄两边厚的构型，包括：垫底氧化层和两个氧化侧墙，氧化侧墙突出于衬底；多晶硅层，形成于夹层结构上表面；多晶硅层和夹层结构共同构成场板结构，在多晶硅层施加电压之后，夹层结构能存储电荷，控制载流子在漂移区内的流通路径。本发明能够存储电荷，改善表面的自热效应，提高击穿电压，提高器件的可靠性，增强场板的作用，提高击穿电压，节省工艺流程。
-
公开(公告)号：CN117556777B
公开(公告)日：2024-05-28
申请号：CN202410048392.2
申请日：2024-01-12
Applicant: 北京智芯微电子科技有限公司
IPC: G06F30/392 , G06T17/00 , G06F30/3308
Abstract: 本申请公开了一种芯片的三维建模方法、装置、电子设备及存储介质，属于半导体技术领域。该方法包括：获取芯片的平面版图，并获取芯片流片的层级信息和光罩信息；基于层级信息和光罩信息，确定平面版图中芯片各层对应的层级几何参数；基于层级信息和光罩信息，进行逻辑运算，得到芯片的轻掺杂漏结构的层级几何参数；基于平面版图、芯片各层对应的层级几何参数以及轻掺杂漏结构的层级几何参数，进行三维建模，得到芯片的三维结构模型，三维结构模型包括轻掺杂漏结构对应的模块。该方法可以构建出包括LDD区域的三维结构模型，完整、准确地展示芯片的几何结构，保证模型中器件电学性能及可靠性的准确性，有助于提升芯片仿真精度。
-
公开(公告)号：CN117317024B
公开(公告)日：2024-03-29
申请号：CN202311589183.0
申请日：2023-11-27
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本申请公开了一种高开关特性半导体器件、工艺、芯片及电子设备，属于半导体技术领域。高开关特性半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿第一方向排布的源区、体区、漂移区和漏区，漂移区内形成有沿第二方向延伸的隧穿区，第二方向与第一方向交叉；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区内设置隧穿区，在器件处于关态时，隧穿区由于势垒较高，载流子无法隧穿，能够有效降低漏电流，节约功耗，隧穿区的隔离作用能够提升耐压特性及抗电磁特性；在器件处于开态时，载流子一部分隧穿导电，一部分绕过隧穿区导电，获得较高的开态电流，具有良好的开关电流比。
-
公开(公告)号：CN117316931A
公开(公告)日：2023-12-29
申请号：CN202311610520.X
申请日：2023-11-29
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及芯片技术领域，公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括：设于基底上的下极板；设于所述下极板上的第一绝缘介质；设于所述第一绝缘介质内的金属层，其中所述金属层的边缘为平滑曲面结构，以及所述平滑曲面结构与所述金属层的配合面为切面；以及设于所述第一绝缘介质上的上极板，其中所述上极板与所述金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题，同时将上极板的高电压、强电场引入到二氧化硅体内，避免不同介质层界面处（易击穿点）发生击穿导致器件失效的问题。
-
公开(公告)号：CN116875932B
公开(公告)日：2023-12-05
申请号：CN202311148466.1
申请日：2023-09-07
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
Abstract: 本发明涉及表面涂层技术领域，公开了一种用于等离子喷涂的粉料、表面涂层的制备方法和表面涂层及应用。基于所述用于等离子喷涂的粉料的总重，所述粉料包括：硅粉40‑60wt%、碳化硅粉10‑20wt%、碳粉20‑40wt%和聚乙烯醇0.2‑1.5wt%。采用本发明提供的粉料作为喷涂料对石墨或金属基板的表面进行等离子喷涂，可得到一种含有氮掺杂的碳化硅与碳材料的复合表面涂层。该表面涂层具有良好的导电性能和导热性能，同时在衬底表面的附着力好，抗冲击强度和耐高温性能满足使用要求，能够显著提高离子注入机石墨或金属内衬的有效防护寿命。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.058 seconds)
