-
公开(公告)号：CN106130687A
公开(公告)日：2016-11-16
申请号：CN201610393187.5
申请日：2016-06-06
申请人： 南京邮电大学
IPC分类号： H04L1/00 , H04B17/391 , H04B17/336
CPC分类号： H03M13/13 , H03M13/6368 , H04L1/0042 , H04B17/336 , H04B17/3911
摘要： 本发明公开了衰落信道下基于译码比特可靠性的Polar码删余方法。发送端将信息比特进行编码，根据需要的码率得到要删余的比特位数，计算每个比特信道的译码错误概率。将错误概率较高的pn位比特删余，将剩下的N‑pn位码字经过衰落信道传输；在接收端，译码器接收到N‑pn位码字y后，对序列进行扩展，对于未经信道传输的pn位比特信息，视为“0”和“1”的概率相同；最后根据扩展后的y进行译码判决。本发明能够从信道噪声对译码结果的影响方面考虑，根据译码比特的可靠性的大小来进行删余位的选取，更具适用性。实际通信中信道多为衰落信道，在衰落信道下进行删余Polar码的构造，并依据译码比特的可靠性进行删余，结果更具一般性且适用于删余码率较高的情况。
-
公开(公告)号：CN105933010A
公开(公告)日：2016-09-07
申请号：CN201610237381.4
申请日：2016-04-15
申请人： 华南理工大学
摘要： 本发明公开的一种基于分段校验辅助的低复杂度极化码译码SCL算法，该算法选取奇偶校验码并在译码过程中多次反复使用，在性能上达到了SCL‑CRC24的效果，并在低信噪比抗噪，误码率上比原来的方案有更好的性能，且这种方法的空间复杂度低于SCL‑CRC24，时间复杂度大大降低，解码速度大大提升。本发明的算法，相比于同样选择牺牲多位信息位进行CRC‑24校验算法，该技术利用奇偶校验方法，将校验元分布在信息位中，并在译码过程中多次使用，在时间复杂度上较现有技术算法低。
-
公开(公告)号：CN103220001B
公开(公告)日：2016-09-07
申请号：CN201210019078.9
申请日：2012-01-20
申请人： 华为技术有限公司
IPC分类号： H03M13/09
CPC分类号： H03M13/1111 , H03M13/09 , H03M13/13 , H04L1/0057
摘要： 本发明实施例提供一种与CRC级联的极性码的译码方法和译码装置。该译码方法包括：按照幸存路径数L对Polar码进行SC‑List译码，得到L条幸存路径，L为正整数；对L条幸存路径分别进行循环冗余校验；在L条幸存路径均未通过循环冗余校验时，增加幸存路径数，并按照增加后的幸存路径数获取Polar码的译码结果。本发明实施例根据循环冗余校验的结果调整幸存路径的路径数，从而尽量输出能够通过循环冗余校验的路径，提高了译码性能。
-
公开(公告)号：CN105684316A
公开(公告)日：2016-06-15
申请号：CN201380080456.7
申请日：2013-11-11
申请人： 华为技术有限公司
IPC分类号： H03M13/00
CPC分类号： H04L1/0041 , H03M13/05 , H03M13/13 , H03M13/611 , H03M13/618
摘要： 本发明实施例公开了一种Polar码编码方法、装置。本发明实施例提供的方法包括：将m个Polar码组中的每一个Polar码组用一个公共信息比特集合表示，所述每一个Polar码组中的Polar码的码长相同，码率不同，其中，所述m大于或等于2；根据所述Polar码组对应的公共信息比特集合获取所述Polar码组中每一个Polar码对应的信息比特集合；根据所述Polar码组中每一个Polar码对应的信息比特集合对待编码信息进行Polar码编码。降低了Polar码的表示开销，解决了现有技术Polar码的表示开销过大的问题。
-
公开(公告)号：CN105680883A
公开(公告)日：2016-06-15
申请号：CN201510995761.X
申请日：2015-12-23
申请人： 华中科技大学
IPC分类号： H03M13/29
CPC分类号： H03M13/13 , H03M13/2906 , H03M13/2903
摘要： 本发明公开了一种极化码和多比特偶校验码级联的纠错编码方法，该方法发送端编码器采用多比特偶校验码作为外码，极化码作为内码；接收端译码器采用修正的SCL译码算法进行译码。在纠错性能上，相对于采用SCL译码算法的中短码长非级联极化码，本发明可以显著提升系统的误帧率性能，并可明显突破后者不可突破的最大似然界限(ML Bound)；在工程实现上，本发明外码采用多比特偶校验码，编码简单，译码采用修正的SCL译码算法，译码过程中比特判决与偶校验联合进行，相对于原始SCL译码算法无译码复杂度的提升，有利于工程实现。
-
公开(公告)号：CN103281166B
公开(公告)日：2016-05-25
申请号：CN201310178603.6
申请日：2013-05-15
申请人： 北京邮电大学
CPC分类号： H03M13/13 , H03M13/6362
摘要： 一种基于极化码的混合自动重传请求传输方法，是发送端将发送的信息比特序列进行极化编码后得到的编码比特序列进行凿孔后，送入信道传输；接收端对接收信号译码并进行CRC校验；若通过校验，则给发送端反馈ACK信号；否则，发送NACK信号；若发送端接收到NACK信号，则将一部分信息比特不经编码再次发送给接收端，接收端根据第一次接收到的编码比特和新接收的信息比特重新译码；若译码结果仍未通过CRC校验，则发送端将另一部分信息比特不经编码再次发送给接收端，接收端再根据第一次接收到的编码比特、前一次接收到的信息比特和新接收到的信息比特重新译码；持续执行该过程，直到发送端接收到ACK信号，或发送次数达到预设的最大值时，结束一次完整的传输过程。
-
公开(公告)号：CN105556852A
公开(公告)日：2016-05-04
申请号：CN201480051479.X
申请日：2014-09-18
申请人： 瑞士优北罗股份有限公司
发明人： 艾哈迈德·S·迈赫迪 , 尼古劳斯·L·卡尼斯特拉斯 , 瓦西利斯·帕里奥拉斯
CPC分类号： H03M13/1102 , H03M13/1148 , H03M13/116 , H03M13/13 , H03M13/611 , H03M13/618 , H03M13/6362 , H03M13/6502 , H03M13/6516 , H03M13/6527 , H03M13/6572
摘要： 本发明是针对一种关于低密度奇偶校验(LDPC)码的奇偶校验编码器并且涉及一种编码方法。根据实施例，一种用于纠错编码的编码器包括：被配置成接收消息位向量并且根据消息位向量计算中间奇偶位向量的第一硬件资源，其中中间奇偶位向量是基于对应于消息位的奇偶校验矩阵的子矩阵计算出的；以及被配置成根据中间奇偶位向量计算奇偶位向量的第二硬件资源，其中第二硬件资源被配置成计算多个不同的码的奇偶位，并且其中被配置成计算用于码中的特定一个码的奇偶位的硬件资源的部分与被配置成计算用于码中的另一特定的一个码的奇偶位的硬件资源的部分公共地共享。因此，相同的编码器硬件可以使用降低的存储和硬件复杂性要求来执行关于不同块长度和/或码速率的编码。
-
公开(公告)号：CN105493424A
公开(公告)日：2016-04-13
申请号：CN201380079090.1
申请日：2013-12-31
申请人： 华为技术有限公司
IPC分类号： H04L1/00
CPC分类号： H04L1/0068 , H03M13/13 , H03M13/2792 , H03M13/2906 , H03M13/6306 , H03M13/6362 , H04L1/0041 , H04L1/0057 , H04L1/0069 , H04L1/1819
摘要： 一种Polar码的处理方法、系统及无线通信装置，该方法包括：获取至少二个周期打孔模式，将所述至少二个周期打孔模式以预定方式组合得到至少二个混合打孔模式；在所述至少二个混合打孔模式中选择误帧率最低的一种作为最优打孔模式；将极化Polar编码后的比特按照所述最优打孔模式进行速率匹配，将速率匹配后的比特作为待发射比特。可以降低误帧率，提升Polar码的HARQ的性能。
-
公开(公告)号：CN105164956A
公开(公告)日：2015-12-16
申请号：CN201380076061.X
申请日：2013-11-04
申请人： 华为技术有限公司
IPC分类号： H04L1/00
CPC分类号： H04L1/0069 , H03M13/13 , H03M13/6306 , H03M13/6362 , H04L1/0041 , H04L1/0057
摘要： 本发明提供一种Polar码的速率匹配方法和设备、无线通信装置，其中方法包括：针对编码器输出的Polar码，确定多种待选的打孔位置集合，并且任意两个打孔位置集合指示的打孔位置互不完全相同；对于每种打孔位置集合，确定应用所述打孔位置集合时传输所述Polar码的信息比特的所有比特信道中各比特信道的错误概率之和，所述错误概率之和称为所述打孔位置集合对应的误帧率上界；在所述多种待选的打孔位置集合中，选择对应的所述误帧率上界最小的所述打孔位置集合，作为选定打孔位置集合，并根据所述选定打孔位置集合中指示的p个打孔位置进行速率匹配。本发明提高了Polar码的HARQ传输性能。
-
公开(公告)号：CN102045071B
公开(公告)日：2015-11-25
申请号：CN201010506571.4
申请日：2010-10-12
申请人： 马维尔国际贸易有限公司
CPC分类号： H03M13/13 , H03M13/112 , H03M13/1128 , H03M13/114 , H03M13/116 , H03M13/3715 , H03M13/6502 , H04L1/0051 , H04L1/0053 , H04L1/0057
摘要： 本发明公开了一种改善用于低功率应用的LDPC解码器中的功耗的方法和设备。具体地，公开了一种使用设备以内的解码器对矢量进行解码的方法。本公开内容主要地涉及低功率数据解码，并且更具体地涉及用于利用低功率密度奇偶校验(LDPC)编码器编码的数据的低功率迭代解码器。公开如下系统和方法，其中可以在LDPC解码器中对LDPC代码进行解码的过程期间，在首次迭代或者首次迭代的部分中进行低功率校正子校验。也公开如下系统和方法，其中可以在LDPC解码器中实施对发送或者接收的消息的精确度的控制和/或对这些消息的缩放的改变。这里描述的低功率技术可以减少功耗，而不明显降低利用LDPC代码的应用或者利用低功率LDPC解码器的设备的性能。
-
-
-
-
-
-
-
-
-
搜索结果
332 条记录 (耗时 0.015 秒)