公开(公告)号：CN109427745B

公开(公告)日：2022-02-01

申请号：CN201711224895.7

申请日：2017-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  刘重希 ,  李建勋

IPC: H01L23/538 ,  H01L21/50

Abstract: 本发明实施例涉及半导体结构及其制造方法。根据本发明的一些实施例，一种半导体结构包含：第一裸片，其包含第一表面及与所述第一表面相对的第二表面；模塑物，其环绕所述第一裸片；第一通路，其延伸穿过所述模塑物；互连结构，其包含介电层及导电部件，其中所述介电层放置于所述第一裸片的所述第一表面及所述模塑物下方，且所述导电部件放置于所述介电层内；及第二裸片，其放置于所述模塑物上方，其中所述第二裸片电连接到所述第一通路。

公开(公告)号：CN110875196B

公开(公告)日：2021-11-30

申请号：CN201910774022.6

申请日：2019-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  谢静华 ,  余振华 ,  刘重希 ,  王守怡 ,  陈建勋

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/48

Abstract: 根据本申请的实施例，提供了制造半导体器件的方法和封装件。该方法包括形成器件结构，该方法包括在半导体器件上方形成电连接至半导体器件的第一再分布结构，形成围绕第一再分布结构和半导体器件的模塑材料，在模塑材料和第一再分布结构上方形成第二再分布结构，第二再分布结构电连接至第一再分布结构，将互连结构附接至第二再分布结构，互连结构包括核心衬底，互连结构电连接至第二再分布结构，在互连结构的侧壁上以及第二再分布结构和互连结构之间形成底部填充材料。

公开(公告)号：CN111106020B

公开(公告)日：2021-10-29

申请号：CN201910162653.2

申请日：2019-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建勋 ,  蔡侑伶 ,  吴俊毅 ,  李建勋 ,  刘重希

IPC: H01L21/60 ,  H01L23/31 ,  H01L23/522

Abstract: 在一个实施例中，一种器件包括：第一集成电路管芯，具有第一接触区域和第一非接触区域；密封剂，接触第一集成电路管芯的侧面；介电层，接触密封剂和第一集成电路管芯，介电层具有位于第一接触区域上方的第一部分、位于第一非接触区域上方的第二部分以及位于密封剂的部分上方的第三部分；以及金属化图案，包括：第一导电通孔，延伸穿过介电层的第一部分，以接触第一集成电路管芯；以及导线，沿着介电层的第二部分和第三部分延伸，导线具有沿介电层的第二部分的直线部分和沿介电层的第三部分的第一弯折部分。本发明的实施例涉及集成电路封装件和方法。

公开(公告)号：CN113380746A

公开(公告)日：2021-09-10

申请号：CN202110149016.9

申请日：2021-02-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/528 ,  H01L21/48 ,  H01L21/50

Abstract: 一种半导体器件，包括再分布结构，该再分布结构包括：导电部件；介电层；以及在该介电层的第一介电层内的内部支撑件，其中，内部支撑件没有无源器件和有源器件；第一互连结构，附接到再分布结构的第一侧；第二互连结构，附接到再分布结构的第一侧，其中，第二互连结构横向邻近第一互连结构，其中，内部支撑件与第一互连结构和第二互连结构横向重叠。本发明的实施例还涉及半导体结构及其制造方法。

公开(公告)号：CN113314497A

公开(公告)日：2021-08-27

申请号：CN202110474903.3

申请日：2021-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  刘重希

IPC: H01L23/498 ,  H01L21/48

Abstract: 结构包括：芯衬底，附接至再分布结构的第一侧，其中，第一再分布结构包括第一导电部件和第一介电层，其中，每个芯衬底包括导电柱，其中，芯衬底的导电柱物理和电接触第一导电部件；密封剂，在再分布结构的第一侧上方延伸，其中，密封剂沿每个芯衬底的侧壁延伸；以及集成器件封装件，连接至第一再分布结构的第二侧。本申请的实施例还涉及半导体结构、半导体器件及其制造方法。

公开(公告)号：CN110364443B

公开(公告)日：2021-08-17

申请号：CN201910049965.2

申请日：2019-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  李建勋 ,  吴俊毅

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/488

Abstract: 利用集成扇出封装件，其中，不同重分布层的介电材料用于将集成的扇出封装件工艺流程与其他封装件应用集成。在一些实施例中，味之素或预浸材料在至少一些上面的重分布层中用作电介质。本发明实施例涉及半导体器件和制造方法。

公开(公告)号：CN113140470A

公开(公告)日：2021-07-20

申请号：CN202010279205.3

申请日：2020-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/488

Abstract: 本文阐述一种半导体器件及其制造方法，特别是一种系统封装的制造方法。所述系统封装包括具有多个分立内连线结构的集成衬底。所述多个分立内连线结构被放置及包封，并且具有在所述多个分立内连线结构之间形成的间隙。所述系统封装会减少封装翘曲及减轻板级可靠性的问题。

公开(公告)号：CN112750810A

公开(公告)日：2021-05-04

申请号：CN202011173331.7

申请日：2020-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玮佑 ,  庄钧智 ,  何冠霖 ,  梁裕民 ,  吴俊毅

IPC: H01L25/16 ,  H01L21/98

Abstract: 本申请的实施例提供一种半导体封装件包括：没有任何有源器件的插件结构。插件结构包括：互连器件；介电膜，围绕互连器件；以及第一金属化图案，接合至互连器件。封装件还包括：第一器件管芯，接合至第一金属化图案的与互连器件相反的一侧；以及第二器件管芯，接合至第一金属化图案的与第一器件管芯相同的一侧。互连器件将第一器件管芯电连接至第二器件管芯。本申请的实施例还提供一种制造半导体封装件的方法。

公开(公告)号：CN112530818A

公开(公告)日：2021-03-19

申请号：CN201911337793.5

申请日：2019-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  刘重希

IPC: H01L21/60 ,  H01L21/56 ,  H01L21/54

Abstract: 本发明描述集成扇出装置、晶圆级封装以及其制造方法。管芯附接衬垫和调平膜用以将多个异质半导体管芯附接到衬底以在第一位准处对准半导体管芯的外部触点。调平膜还可在包封体的沉积期间使用以至少部分地填充半导体管芯之间的间隙。一旦将调平膜去除，便在半导体管芯上方和由调平膜在包封期间留下的包封体的凹部内形成保护层。在保护层上方形成重布线层和外部接点以形成集成扇出装置，且可将中介物附接到重布线层以形成晶圆级封装。

公开(公告)号：CN111244060A

公开(公告)日：2020-06-05

申请号：CN201911016086.6

申请日：2019-10-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  梁裕民

IPC: H01L23/498 ,  H01L23/538

Abstract: 本发明实施例公开半导体封装及形成所述半导体封装的方法。所述半导体封装中的一者包括电路板结构、第一重布线层结构、多个第一结合元件、封装结构及多个第二结合元件。所述第一重布线层结构设置在所述电路板结构之上且电连接到所述电路板结构。所述第一结合元件设置在所述第一重布线层结构与所述电路板结构之间且电连接到所述第一重布线层结构及所述电路板结构。所述封装结构设置在所述第一重布线层结构之上且电连接到所述第一重布线层结构。所述第二结合元件设置在所述第一重布线层结构与所述封装结构之间且电连接到所述第一重布线层结构及所述封装结构。