公开(公告)号：CN112750810B

公开(公告)日：2024-12-24

申请号：CN202011173331.7

申请日：2020-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玮佑 ,  庄钧智 ,  何冠霖 ,  梁裕民 ,  吴俊毅

IPC: H01L25/16 ,  H01L21/98 ,  H10B80/00

Abstract: 本申请的实施例提供一种半导体封装件包括：没有任何有源器件的插件结构。插件结构包括：互连器件；介电膜，围绕互连器件；以及第一金属化图案，接合至互连器件。封装件还包括：第一器件管芯，接合至第一金属化图案的与互连器件相反的一侧；以及第二器件管芯，接合至第一金属化图案的与第一器件管芯相同的一侧。互连器件将第一器件管芯电连接至第二器件管芯。本申请的实施例还提供一种制造半导体封装件的方法。

公开(公告)号：CN117177659A

公开(公告)日：2023-12-05

申请号：CN202310887539.2

申请日：2023-07-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玮佑 ,  陈重辉 ,  侯皓程 ,  郑荣伟 ,  王宗鼎 ,  李建勋 ,  侯上勇

IPC: H10N97/00 ,  H01L21/768 ,  H01L27/06 ,  H01L23/522

Abstract: 一种形成电感器的方法，包括在衬底上形成第一重分布结构，形成位于第一重分布结构上方并且电连接到第一重分布结构的第一导电通孔，在第一导电通孔的顶表面和侧壁上方沉积第一磁性材料，将第一管芯和第二管芯耦接到第一重分布结构，将第一管芯、第二管芯和第一导电通孔密封在密封体中，并且平坦化密封体和第一磁性材料以暴露第一导电通孔的顶表面，同时第一磁性材料的剩余部分保留在第一导电通孔的侧壁上，其中第一导电通孔和第一磁性材料的剩余部分提供电感器。本申请的实施例还涉及一种具有电感器的封装件。

公开(公告)号：CN114725057A

公开(公告)日：2022-07-08

申请号：CN202210252531.4

申请日：2022-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玮佑 ,  游济阳 ,  何冠霖 ,  陈衿良 ,  梁裕民 ,  吴俊毅

IPC: H01L23/498 ,  H01L23/31 ,  H01L23/16 ,  H01L21/56

Abstract: 本发明实施例提供一种芯片封装结构，所述芯片封装结构包括扇出型封装，扇出型封装含有至少一个半导体管芯、在侧向上环绕所述至少一个半导体管芯的环氧模塑化合物(EMC)管芯框架及重布线结构。扇出型封装具有倒角区，在倒角区处，扇出型封装的水平表面及垂直表面经由既不水平也不垂直的斜角表面连接。芯片封装结构可包括：封装衬底，经由焊料材料部分阵列贴合到扇出型封装；及底部填充材料部分，在侧向上环绕焊料材料部分阵列且接触整个斜角表面。斜角表面消除可集中有机械应力的尖锐隅角，且将倒角区中的局部机械应力分布在宽的区之上以防止底部填充材料部分中出现裂纹。本发明实施例还提供一种形成芯片封装结构的方法。

公开(公告)号：CN116435197A

公开(公告)日：2023-07-14

申请号：CN202310290020.6

申请日：2023-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯皓程 ,  王宗鼎 ,  郑荣伟 ,  梁裕民 ,  李建勋 ,  侯上勇 ,  陈玮佑 ,  张向晴 ,  潘国龙 ,  郑淑蓉 ,  林圣奇

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/48 ,  H01L23/538 ,  H01L25/00

Abstract: 方法包括形成复合封装衬底。复合封装衬底的形成包括：将互连管芯密封在密封剂中，其中互连管芯中包括多个通孔；以及在互连管芯的相对侧上形成第一多个再分布线(RDL)和第二多个RDL。方法还包括：将有机封装衬底接合至复合封装衬底；以及将第一封装组件和第二封装组件接合至第一多个RDL。第一封装组件和第二封装组件通过互连管芯和第一多个RDL电互连。本申请的实施例还涉及封装件及其形成方法。

公开(公告)号：CN114334666A

公开(公告)日：2022-04-12

申请号：CN202111015586.5

申请日：2021-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  陈玮佑 ,  吴俊毅 ,  刘重希 ,  李建勋

IPC: H01L21/48 ,  H01L21/768 ,  H01L23/498 ,  H01L25/07

Abstract: 方法包括：将互连结构附接至载体衬底，其中，每个互连结构包括：再分布结构；第一密封剂，位于再分布结构上；以及通孔，延伸穿过密封剂以物理和电连接至再分布结构；在互连结构上沉积第二密封剂，其中，相邻互连结构由第二密封剂横向分隔开；在沉积第二密封剂之后，将第一芯衬底附接至至少一个互连结构的再分布结构，其中，芯衬底电连接至再分布结构；以及将半导体器件附接至互连结构，其中，半导体器件电连接至互连结构的通孔。本申请的实施例还涉及封装件及其形成方法。

公开(公告)号：CN112750810A

公开(公告)日：2021-05-04

申请号：CN202011173331.7

申请日：2020-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玮佑 ,  庄钧智 ,  何冠霖 ,  梁裕民 ,  吴俊毅

IPC: H01L25/16 ,  H01L21/98

Abstract: 本申请的实施例提供一种半导体封装件包括：没有任何有源器件的插件结构。插件结构包括：互连器件；介电膜，围绕互连器件；以及第一金属化图案，接合至互连器件。封装件还包括：第一器件管芯，接合至第一金属化图案的与互连器件相反的一侧；以及第二器件管芯，接合至第一金属化图案的与第一器件管芯相同的一侧。互连器件将第一器件管芯电连接至第二器件管芯。本申请的实施例还提供一种制造半导体封装件的方法。

公开(公告)号：CN219716864U

公开(公告)日：2023-09-19

申请号：CN202320229402.3

申请日：2023-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玮佑 ,  张向晴 ,  李建勋

IPC: H01L23/498

Abstract: 本公开的各种实施例提供一种包括柱数组的半导体结构。中介层包括第一中介层接合接垫。使用中介层侧焊料材料部分将铜柱结构的数组接合至第一中介层接合接垫。通过使用衬底侧焊料材料部分将铜柱结构的数组接合至位于封装衬底上的衬底接合接垫以将封装衬底贴合至铜柱结构的数组。

公开(公告)号：CN221041123U

公开(公告)日：2024-05-28

申请号：CN202322288303.5

申请日：2023-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建璋 ,  苏彦辅 ,  陈衿良 ,  陈玮佑 ,  潘信瑜 ,  梁裕民 ,  侯皓程 ,  游济阳

IPC: H01L23/528 ,  H01L23/488 ,  H01L23/498 ,  H01L23/48 ,  H01L23/31 ,  H01L23/538

Abstract: 本实用新型提供一种封装结构，封装结构包括重布线路结构、配线衬底、第一导电端子、绝缘包封体及半导体装置。重布线路结构包括经堆叠介电层、重布线配线以及第一导电接垫。第一导电接垫设置于经堆叠介电层之中的最外部介电层的表面上，第一导电接垫通过最外部介电层的通孔开口电性连接至重布线配线之中的最外部重布线接垫，且通孔开口的第一侧向尺寸大于最外部重布线接垫的第二侧向尺寸的一半。配线衬底包括第二导电接垫。第一导电端子设置于第一导电接垫与第二导电接垫之间。绝缘包封体设置于重布线路结构的表面上。绝缘包封体在侧向上包封配线衬底。