-
公开(公告)号：CN116192079A
公开(公告)日：2023-05-30
申请号：CN202310202777.5
申请日：2023-03-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03H3/10 , H03H9/25 , H03H9/145 , H10N30/067 , H10N30/87
Abstract: 本发明提供一种高频声表面波谐振器及制备方法，采用直写光刻及干法刻蚀相结合的工艺制备所述金属电极，与传统剥离方案相比具有工艺流程稳定易控制、步骤少、重复性高和良品率高等优点，且所述金属电极低温下超导，从而可与超导集成电路工艺兼容，使得其在声表面波器件与超导量子器件集成耦合、高性能高频率声表面波谐振器及滤波器等研究或工业制造方面具有很好的应用前景。
-
公开(公告)号：CN115994579A
公开(公告)日：2023-04-21
申请号：CN202310134815.8
申请日：2023-02-17
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海科技大学
IPC: G06N10/20
Abstract: 本发明提供一种两比特门电路、超导芯片、量子计算系统及控制方法，包括：脉冲信号发生模块，第一量子比特、第二量子比特以及耦合模块；脉冲信号发生模块输入端分别连接微波信号和直流信号，输出端连接第一量子比特；耦合模块分别连接第一量子比特以及第二量子比特的控制端；其中，第一量子比特为第三激发态且第二量子比特为第零激发态的系统能级与第一量子比特为第二激发态且第二量子比特为第一激发态的系统能级对准；脉冲信号频率设置为第一跃迁频率与第二跃迁频率之间。本发明通过使用特定的脉冲序列激活两比特门，与单比特门共用XY控制线，节约了室温下的微波器件和4K到mK温区的布线数量，完善了基于超导数字电路的普适门操作。
-
公开(公告)号：CN109508303B
公开(公告)日：2022-12-23
申请号：CN201811156556.4
申请日：2018-09-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F12/0895
Abstract: 本发明提供一种用于并行数据存储的超导高速缓冲存储器，包括M个并行的N位存储单元，用于存储N位数据，并在清除操作期间，基于清除控制信号清除指定清除位的数据；在写入操作期间，基于写入控制信号将输入数据写入指定写入位；清除写入地址译码器，连接N位存储单元，用于在清除操作期间产生清除控制信号，在写入操作期间产生输入、写入控制信号；数据输入缓冲门，连接清除写入地址译码器和N位存储单元，基于输入控制信号，将暂存的输入数据输出至N位存储单元；数据输出地址译码器，用于在读出操作期间产生读出控制信号；数据输出控制门，连接数据输出地址译码器和N位存储单元，用于在读出操作期间，基于读出控制信号读出指定读出位的数据。
-
公开(公告)号：CN115064334A
公开(公告)日：2022-09-16
申请号：CN202210692756.1
申请日：2022-06-17
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海科技大学
Abstract: 本发明提供一种超导数字电路电感的表征结构及方法，包括：第一超导薄膜连接在第一约瑟夫森结的第一电极层和第二超导薄膜之间；第三超导薄膜连接在第二超导薄膜和第二约瑟夫森结的第一电极层之前；第一、第二约瑟夫森结的第二电极层接地；第一电极连接第一约瑟夫森结的第一电极层；第二电极连接第二约瑟夫森结的第一电极层；第三电极连接第一超导薄膜的第一端和第二端之间；第四电极的第一端连接第二超导薄膜的第一端和第二端之间；第五电极连接第三超导薄膜的第一端和第二端之间。本发明在一个电感表征结构中获得不同超导薄膜电感的数值，简化结构，提升了超导数字电路中电感测量的效率和精度。
-
公开(公告)号：CN112229510B
公开(公告)日：2022-06-24
申请号：CN202011101934.6
申请日：2020-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种单光子探测器及制备方法，包括：衬底及形成于所述衬底上的超导线，所述超导线包括多个直线部及连接直线部的拐角部；其中，所述超导线的拐角部的厚度大于直线部的厚度。本发明的单光子探测器及制备方法将超导线拐角部的厚度加厚(大于直线部厚度)，从而提升拐角区域的临界电流。尽管超导线拐角部仍然存在“电流拥挤效应”，但因为拐角区域整体的临界电流提升至高于直线部的临界电流水平，拐角区域不再是限制整体超导线临界电流的瓶颈，从而达到抑制拐角区域“电流拥挤效应”所带来的不良影响的目的。
-
Patent Agency Ranking
公开(公告)号：CN111755587B
公开(公告)日：2022-06-21
申请号：CN201910232708.2
申请日：2019-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供了一种场效应超导纳米桥结及其结构和制备方法，所述制备方法包括如下步骤：提供一衬底；在衬底上形成衬底介电层；在衬底介电层上形成图形化的超导薄膜层；在衬底介电层上未被超导薄膜层覆盖的区域以及超导薄膜层的侧壁形成由栅极介电层和导电薄膜层构成的叠层结构，导电薄膜层与超导薄膜层之间通过栅极介电层隔离。本发明通过引入超导薄膜层以及隔离超导薄膜层与导电薄膜层的栅极介电层，获得了结构简单易于制备的场效应超导纳米桥结结构。所述场效应超导纳米桥结结构工作在液氦环境下且工作门电压小。基于所述场效应超导纳米桥结结构的场效应超导纳米桥结具有微型化、超导临界电流足够大、易于调控的优点。
-
公开(公告)号：CN114496915A
公开(公告)日：2022-05-13
申请号：CN202210107776.8
申请日：2022-01-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , H01L27/18 , H01L23/522
Abstract: 本发明提供一种应用于超导集成电路的堆栈式电连接结构及其制备方法，通过对光刻胶层进行图形化形成光刻窗口，并基于该光刻窗口形成超导连接层，然后在该超导连接层上形成上层超导金属层，实现上下两层超导金属层通过超导连接层的电性连通。由于光刻胶层是通过曝光显影形成光刻窗口，光刻窗口的形状非常规则，所以形成的超导连接层形状非常规则，同时上层超导金属层形成于该规则的超导连接层上，如此实现预设层数超导金属层的互连，得到的电连接结构具有方块电感特点，电感值小且易控制；另外，电连接通路图形规整完好，大幅提升孔洞的导通承载电流，且电流路径没有弯折，电流分布均匀；最后，光刻窗口工艺密度大，可以有效降低电连接结构体积。
-
公开(公告)号：CN114171670A
公开(公告)日：2022-03-11
申请号：CN202111492417.0
申请日：2021-12-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种约瑟夫森结、超导电路及其制备方法，该方法通过对约瑟夫森结的下电极采用分步溅射沉积的方法，在制备超导材料层之前，先对不同条件下单次溅射薄膜的应力和粗糙度进行表征，得到不同溅射条件下薄膜应力和粗糙度的关系图；然后再选用合适的压/张应力的条件分步溅射薄膜，再对分步溅射的薄膜的应力和粗糙度进行表征，得到此条件下薄膜粗糙度和应力，从而同时对薄膜应力和粗糙度进行了调控，获得应力和粗糙度极好的条件，使多次溅射的超导薄膜上粗糙度降低，可在保证约瑟夫森结质量的前提下使后续形成的势垒材料层厚度得到有效降低，从而可在高临界电流密度下依然获得高质量的约瑟夫森结，突破现有临界电流密度越高质量越差的情况。
-
公开(公告)号：CN113839644A
公开(公告)日：2021-12-24
申请号：CN202111172715.1
申请日：2021-10-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于压电薄膜的声表面波与超导量子比特耦合器件，包括：制备于AlN压电薄膜上的透射型声表面波谐振腔，及制备于蓝宝石衬底上的超导Transmon量子比特、微波读出谐振腔、磁通偏置线及微波馈线电路，通过将透射型声表面波谐振腔与超导Transmon量子比特分别制备在AlN压电薄膜及蓝宝石衬底上，采用低损耗的蓝宝石衬底消除了压电材料对超导Transmon量子比特的弛豫，并通过第一耦合电容将透射型声表面波谐振腔与超导Transmon量子比特连接，实现两者之间的强耦合和高相干的效果，突破了体压电材料的高损耗限制，从而达到在实现声子与超导量子比特的强耦合的同时提高超导Transmon量子比特退相干时间，为最终实现微波与光量子转换的超导量子网络连接提供了可行性。
-
公开(公告)号：CN113779924A
公开(公告)日：2021-12-10
申请号：CN202111093209.3
申请日：2021-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/394
Abstract: 本发明公开了一种超导集成电路的布线优化方法和装置、存储介质和终端，其中方法包括：基于待优化电路的版图信息和电路网表获取逻辑门坐标互连线，对所有坐标互连线进行布线运算，将布线成功的运算结果存储到预设数据库中，并将布线失败对应的坐标互连线添加到失败队列中；基于失败队列获取最优布线结果；再分别基于减少路径延时方式和/或增加路径延时方式对最优布线结果中的时钟互连线和信号互连线进行优化，得到待优化电路的优化布线结果。本发明实现了超导集成电路布局后的自动布线问题，降低设计成本，减少手动布线所带来的设计时间开销。
-
-
-
-
-
-
-
-
-
Search Results
235
records
(took 0.051 seconds)
