-
公开(公告)号：CN118585375A
公开(公告)日：2024-09-03
申请号：CN202410225976.2
申请日：2024-02-29
Inventor： 泷泽哲郎
IPC: G06F11/10
Abstract: 能够执行掩码写入处理的半导体存储器装置(100，100A)，具备：多个存储体(B0～B7)，具有记录改写数据的数据记录部(30)和记录与改写数据对应的错误订正码的ECC码记录部(40)；读出放大器(SA)，进行对于各存储体的数据的读写；ECC码生成部(22)，生成错误订正码；错误订正部(21)，利用错误订正码进行数据的错误订正；第1总线(MRB，RR，LRB)，将各读出放大器和错误订正部连接，将从各读出放大器输出的数据向错误订正部传送；以及第2总线(MWB，WR，LWB)，将ECC码生成部和各读出放大器连接，将从ECC码生成部输出的数据向各读出放大器传送。
-
公开(公告)号：CN118156288A
公开(公告)日：2024-06-07
申请号：CN202311632415.6
申请日：2023-12-01
IPC: H01L29/32 , H01L29/16 , H01L29/167 , H01L29/06 , H01L29/78
Abstract: 本发明提供碳化硅基板及使用它的碳化硅半导体装置。碳化硅基板具备由碳化硅(SiC)构成的基板(10)，在电子激励中，650～750nm波长的发光峰值(I3)是385～408nm波长的发光峰值(I1)的4.5倍以上。
-
公开(公告)号：CN118053810A
公开(公告)日：2024-05-17
申请号：CN202311493826.1
申请日：2023-11-10
Applicant: 株式会社电装 , 丰田自动车株式会社 , 未来瞻科技株式会社 , 三星钻石工业股份有限公司
IPC: H01L21/78 , H01L21/304
Abstract: 半导体装置的制造方法，具备如下工序：在半导体晶圆的第一表面，以将多个元件构造排列成矩阵状的方式形成多个元件构造；沿相邻的元件构造的边界将按压部件向半导体晶圆的位于第一表面的背侧的第二表面进行推抵，从而在半导体晶圆中形成沿着边界并且沿半导体晶圆的厚度方向延伸的裂纹；以及从第一表面侧沿着边界将分割部件向半导体晶圆进行推抵，从而沿边界分割半导体晶圆。
-
公开(公告)号：CN117954408A
公开(公告)日：2024-04-30
申请号：CN202311397184.5
申请日：2023-10-26
Inventor： 岩重朝仁
IPC: H01L23/373 , H01L23/29
Abstract: 本发明提供连接构造、半导体装置及绝缘内置基板。连接构造具备：第1部件(10)；第2部件(20)，与第1部件对置配置，由线膨胀系数与第1部件不同的材料构成；以及连接部件(30)，将第1部件与第2部件连接。连接部件具有高耐热树脂材料(31)、由碳原子构成的碳材料(32)、和空隙层(33)。第1部件及第2部件经由连接部件的碳材料而被热连接。
-
公开(公告)号：CN117947507A
公开(公告)日：2024-04-30
申请号：CN202311371635.8
申请日：2023-10-23
Abstract: 在碳化硅晶片的制造装置中，搭载部(50)构成为具备具有载置晶种基板(10)的背面(10b)侧的载置面(61a)的基座部(60)、以及以包围晶种基板的周围的状态配置于基座部的引导部(70)。在使外延层(11)生长时，使台阶流动生长方向的上游侧的晶种基板与引导部的第一间隔(L1)，比台阶流动生长方向的下游侧的晶种基板与引导部的第二间隔(L2)窄，引导部构成为在使外延层生长时，温度比晶种基板低。
-
Patent Agency Ranking
公开(公告)号：CN117894837A
公开(公告)日：2024-04-16
申请号：CN202311237297.9
申请日：2023-09-25
Inventor： 森雄一
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 提供半导体装置及其制造方法。在半导体装置(1、2、3、4、5)中，在将半导体衬底俯视时，被在第1方向上相邻的沟槽栅(30)夹着的半导体衬底(10)的一部分具有沿着与第1方向正交的第2方向延伸的主干部(16A)和从主干部突出的分支部(16B)。
-
公开(公告)号：CN117855272A
公开(公告)日：2024-04-09
申请号：CN202311237295.X
申请日：2023-09-25
Inventor： 斋藤顺
IPC: H01L29/78 , H01L29/423 , H01L29/10
Abstract: 开关元件具有源极电极(48)和在设置于半导体基板(12)的多个沟槽(20)内配置的栅极电极(42)。在将各沟槽的长度方向设为第一方向且第二方向与所述第一方向交叉时，各沟槽以满足如下的条件的方式一边向第二方向位移一边沿着第一方向延伸，所述的条件是：由相邻的沟槽夹持的半导体区域即各沟槽间区域(30)具有多个窄幅部(31)和与窄幅部相比在第二方向上的宽度更宽的多个宽幅部(32)；以及在半导体基板的上表面上窄幅部与宽幅部沿着第一方向交替地配置且窄幅部与宽幅部隔着沟槽沿着第二方向交替地配置。源极区域(50)跨窄幅部和宽幅部地分布，在宽幅部内与源极电极相接。
-
公开(公告)号：CN117822118A
公开(公告)日：2024-04-05
申请号：CN202311279562.X
申请日：2023-09-28
Applicant: 一般财团法人电力中央研究所 , 未来瞻科技株式会社 , 株式会社电装 , 丰田自动车株式会社
Abstract: [课题]本发明提供能够抑制贯通刃型位错被转变成棱柱面位错以及棱柱面位错被转变成基底面位错的碳化硅单晶的制造方法、以及碳化硅单晶锭和碳化硅晶片。[解决手段]利用气体法使碳化硅单晶在种基板的表面生长时，以种基板的矢径方向上的温度梯度成为规定温度以下的方式，使碳化硅单晶生长。基底面之中的超过临界分切应力的区域R1‑R3与棱柱面之中的超过临界分切应力的区域S1‑S4发生重叠的区域T1‑T4的面积小于晶体生长面的面积的一半。进而，区域T1‑T4的面积小于基底面之中的不超过临界分切应力的区域R4与区域S1‑S4发生重叠的区域V1‑V4。
-
公开(公告)号：CN117666679A
公开(公告)日：2024-03-08
申请号：CN202311102101.5
申请日：2023-08-30
IPC: G05F1/56
Abstract: 基准电压生成电路具备连接于电流源和地线之间的齐纳二极管和与齐纳二极管并联连接的电流生成电路。电流生成电路具备电阻分压电路、晶体管电路及电压控制电路，该电阻分压电路具有使电流分支成两个路径的分支部，且输出由电阻元件分压后的电压。晶体管电路具有两个NPN晶体管(BJT1、BJT2)和串联电阻电路，两个NPN晶体管(BJT1、BJT2)的集电极与上述两个路径分别连接，基极连接在一起，上述串联电阻电路是将电阻元件(R4及R5)串联连接而成，连接于晶体管(BJT1)的发射极和地线之间，晶体管(BJT2)的发射极与电阻元件(R4及R5)的公共连接点连接。电压控制电路将晶体管各自的集电极电位控制为相等。
-
公开(公告)号：CN117497417A
公开(公告)日：2024-02-02
申请号：CN202310937349.7
申请日：2023-07-28
IPC: H01L21/336 , H01L29/36 , H01L29/207 , H01L29/20 , H01L29/32 , H01L29/34
Abstract: 半导体装置的制造方法，具有：对GaN类半导体衬底注入惰性元素或电子束的工序；对上述GaN类半导体衬底注入镁的工序；以及对上述GaN类半导体衬底进行热处理的工序。根据注入惰性元素或电子束的上述工序中的最深的注入深度D1(nm)而通过Dref＝D1+140nm的数式计算出的基准深度Dref，比注入镁的上述工序中的最深的注入深度D2(nm)深。在上述热处理后，在上述基准深度Dref的位置，镁浓度以规定减小率越朝向深侧则越减小。上述规定减小率比每300nm深度则镁浓度成为1/10的减小率小。
-
-
-
-
-
-
-
-
-
Search Results
183
records
(took 0.031 seconds)
