-
公开(公告)号：CN1373520A
公开(公告)日：2002-10-09
申请号：CN01121421.X
申请日：2001-04-26
申请人： 三洋电机株式会社
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/66659 , H01L29/0847 , H01L29/7835
摘要： 提供一种可提高工作耐压的半导体装置及其制造方法。该半导体装置具有在P型的半导体衬底1上通过栅极绝缘膜3形成的栅电极4、与该栅电极邻接地形成的低浓度N—型漏区2、与上述栅电极4隔开且包含在上述低浓度的N—型漏区2内的高浓度N+型漏区6,要形成中浓度的N型层7C,使得至少从上述栅电极4附近向上述高浓度N+型漏区6其杂质浓度变高。
-
公开(公告)号：CN101442072A
公开(公告)日：2009-05-27
申请号：CN200710306669.3
申请日：2007-11-23
摘要： 本发明涉及一种半导体器件，特别涉及一种具有高的源·漏极耐压BVds且低导通电阻、电流驱动能力高的MOS晶体管。在漂移区(12)内形成用于降低导通电阻的N阱层(25、26)，降低导通电阻。在栅极(5)的下方形成N阱层(25)，使其与N阱层(26)仅离开规定距离。借助于此离开的空间，确保栅极(5)的漏极层(11)侧的端部处的耐压。此外，在包含外延层(2)表面的P+L层(13)的区域中形成N阱层(26)。N阱层(26)的漏极层(11)侧的端部位于P+L层(13)的漏极层(11)侧的端部附近，远离N阱层(10)。借助于此离开的空间，容易从P+L层(13)扩展耗尽层，进一步确保耐压。
-
公开(公告)号：CN100474588C
公开(公告)日：2009-04-01
申请号：CN200610004208.6
申请日：2006-01-28
申请人： 三洋电机株式会社
摘要： 一种半导体装置，在现有的半导体装置中，在施加有高电位的配线层在分离区域上面交叉的区域存在在该分离区域耐压劣化的问题。在本发明的半导体装置中，在衬底(2)上堆积外延层(3)，在被分离区域(4)区分的区域形成有LDMOSFET1。在与漏极电极(16)连接的配线层(18)于分离区域(4)上面交叉的区域，在配线层(18)下方形成有接地电位的导电屏极(24)和浮置状态的导电屏极(25)。根据该结构，在配线层(18)下方，分离区域(4)附近的电场被缓和，LDMOSFET1的耐压特性提高。
-
公开(公告)号：CN100454582C
公开(公告)日：2009-01-21
申请号：CN200610073801.6
申请日：2006-03-30
申请人： 三洋电机株式会社
IPC分类号： H01L29/861
摘要： 本发明提供了一种半导体装置。在现有的半导体装置中，存在有不能将保护元件不受过电压破坏而设置的保护二极管的耐压特性提高的问题。在本发明的半导体装置中，在衬底(2)上的外延层(3)上形成有元件保护用的保护二极管(1)。在外延层(3)表面形成有肖特基势垒用金属层(14)，并在肖特基势垒用金属层(14)的端部(20)的下方形成有P型扩散层(7)。并且，与P型扩散层(7)连结并向阴极区域侧形成P型扩散层(9)。在P型扩散层(9)的上方形成施加了阳极电位的金属层(18)，可得到场板效果。通过该结构，减小耗尽层的大的曲率变化，使保护二极管(1)的耐压特性提高。
-
公开(公告)号：CN100454580C
公开(公告)日：2009-01-21
申请号：CN200610127219.3
申请日：2006-09-12
申请人： 三洋电机株式会社
CPC分类号： H01L29/0696 , H01L29/0619 , H01L29/0878 , H01L29/1095 , H01L29/402 , H01L29/42368 , H01L29/4933 , H01L29/7816
摘要： 在以往的半导体装置中，按照有源区域形成无源区域，由此存在难以在无源区域中得到所希望的耐压特性的问题。在本发明的半导体装置中，以椭圆形状配置有MOS晶体管(1)。椭圆形状的直线区域(L)用作有源区域，椭圆形状的曲线区域(R)用作无源区域。在无源区域中，按照曲线形状形成有P型的扩散层(3)。另外，在无源区域的一部分中，形成有P型的扩散层(4)。而且，P型的扩散层(3、4)形成为浮置扩散层，与绝缘层上的金属层进行电容结合，成为施加规定电位的状态。根据该结构，可以提高无源区域中的耐压特性，并且可以维持有源区域的电流能力。
-
公开(公告)号：CN100454545C
公开(公告)日：2009-01-21
申请号：CN200610127037.6
申请日：2006-09-21
申请人： 三洋电机株式会社
IPC分类号： H01L27/04 , H01L21/761 , H01L21/822
CPC分类号： H01L21/761 , H01L21/823481 , H01L27/088 , H01L29/456 , H01L29/7816 , H01L29/7833
摘要： 提供一种半导体装置及其制造方法。在以往的半导体装置中，由于向构成隔离区域的P型的扩散层的横方向的扩散变宽，有难以缩小设备大小的问题。在本发明的半导体装置中，在P型的单晶硅基板(6)上形成有N型的外延层(8)。基板(6)及外延层(8)由隔离区域(3)划分为多个元件形成区域。连结P型的埋入扩散层(47)和P型的扩散层(48)而形成隔离区域(3)。而且，P型的埋入扩散层(47)与N型的埋入扩散层(7、30)形成PN结。另一方面，P型的扩散层(48)与N型的扩散层(19、40)形成PN结。通过该结构，P型的埋入扩散层(47)及P型扩散层(48)，能够抑制横方向的扩散变宽，缩小设备大小。
-
公开(公告)号：CN100454543C
公开(公告)日：2009-01-21
申请号：CN200610007006.7
申请日：2006-02-14
申请人： 三洋电机株式会社
摘要： 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN接合区域被破坏的问题。在本发明的半导体装置中，在衬底(2)和外延层(3)上形成有N型埋入扩散层(4)。P型埋入扩散层(5)形成在N型埋入扩散层(4)上面的宽的区域，且形成有过电压保护用的PN接合区域(16)。P型扩散层(6)与P型埋入扩散层(5)连接形成。PN接合区域16的击穿电压比源-漏极间的击穿电压低。根据该结构，可防止击穿电流的集中，且可保护半导体装置不受过电压影响。
-
公开(公告)号：CN1841776A
公开(公告)日：2006-10-04
申请号：CN200610071428.0
申请日：2006-03-28
申请人： 三洋电机株式会社
IPC分类号： H01L29/78
CPC分类号： H01L29/0847 , H01L29/1083 , H01L29/456 , H01L29/7833
摘要： 本发明涉及一种半导体装置。在现有的半导体装置中，在栅极氧化膜薄且漏极区域由DDD结构形成时，存在难以谋求漏极区域的电场缓和的问题。在本发明的半导体装置中，在P型扩散层(5)上面形成有薄的栅极氧化膜(12)。在栅极氧化膜(12)上面形成有栅极电极(9)。在P型扩散层(5)上形成有N型扩散层(7、8)，且N型扩散层(8)被用作为漏极区域。N型扩散层(8)至少在栅极电极(9)下方γ形状地扩散。根据该结构，在外延层(4)表面附近，N型扩散层(8)的扩散区域扩展，成为低浓度区域。而且，可将来自栅极电极的电场、源极漏极间的电场缓和。
-
公开(公告)号：CN1841741A
公开(公告)日：2006-10-04
申请号：CN200610004208.6
申请日：2006-01-28
申请人： 三洋电机株式会社
摘要： 一种半导体装置，在现有的半导体装置中，在施加有高电位的配线层在分离区域上面交叉的区域存在在该分离区域耐压劣化的问题。在本发明的半导体装置中，在衬底(2)上堆积外延层(3)，在被分离区域(4)区分的区域形成有LDMOSFET1。在与漏极电极(16)连接的配线层(18)于分离区域(4)上面交叉的区域，在配线层(18)下方形成有接地电位的导电屏极(24)和浮置状态的导电屏极(25)。根据该结构，在配线层(18)下方，分离区域(4)附近的电场被缓和，LDMOSFET1的耐压特性提高。
-
公开(公告)号：CN1828897A
公开(公告)日：2006-09-06
申请号：CN200610007006.7
申请日：2006-02-14
申请人： 三洋电机株式会社
摘要： 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN接合区域被破坏的问题。在本发明的半导体装置中，在衬底(2)和外延层(3)上形成有N型埋入扩散层(4)。P型埋入扩散层(5)形成在N型埋入扩散层(4)上面的宽的区域，且形成有过电压保护用的PN接合区域(16)。P型扩散层(6)与P型埋入扩散层(5)连接形成。PN接合区域16的击穿电压比源－漏极间的击穿电压低。根据该结构，可防止击穿电流的集中，且可保护半导体装置不受过电压影响。
-
-
-
-
-
-
-
-
-
搜索结果
59 条记录 (耗时 0.029 秒)
