公开(公告)号：CN108962754A

公开(公告)日：2018-12-07

申请号：CN201710355767.X

申请日：2017-05-19

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 赵猛

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

CPC classification number: H01L29/7848 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/02645 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/308 ,  H01L21/31111 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/165 ,  H01L29/456 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/785 ,  H01L29/66795

Abstract: 本发明公开了一种半导体装置及其制造方法。该方法包括：提供半导体结构，其包括：衬底和在衬底上的栅极结构；栅极结构包括：栅极电介质层、栅极和在栅极两侧的侧壁上的间隔物层；对衬底进行刻蚀以形成分别在栅极结构两侧的第一凹陷和第二凹陷；对间隔物层的在栅极至少一侧的侧壁上的部分进行刻蚀以露出衬底的至少一部分；形成填充第一凹陷的源极和填充第二凹陷的漏极；源极包括在第一凹陷中的第一源极部分和在第一源极部分上的第二源极部分，漏极包括在第二凹陷中的第一漏极部分和在第一漏极部分上的第二漏极部分；第二源极部分和第二漏极部分中的至少一个覆盖衬底的被露部分。本发明增大了源极或漏极与沟道区的接触电阻。

公开(公告)号：CN108428743A

公开(公告)日：2018-08-21

申请号：CN201810163705.3

申请日：2012-12-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  周学良 ,  苏柏智 ,  柳瑞兴

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/092 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/823418 ,  H01L21/823456 ,  H01L27/0922 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7809 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明涉及一种具有相对较低电阻的混成栅电极的功率MOSFET器件使得能够具有好的开关性能。在一些实施方式中，功率MOSFET器件具有半导体基体。外延层设置在半导体基体上。控制源电极和漏电极之间的电子流动的混成栅电极设置在延伸进外延层的沟槽内。混成栅电极具有内部区域和外部区域，其中内部区域具有低阻金属和外部区域具有多晶硅材料的；以及设置在内部区域和外部区域之间的势垒区。内部区域的低电阻为混成栅电极提供能够使功率MOSFET器件具有好的开关性能的低电阻。本发明还公开了一种金属/多晶硅栅极沟槽功率MOSFET。

公开(公告)号：CN108400161A

公开(公告)日：2018-08-14

申请号：CN201810174457.2

申请日：2011-05-25

Applicant: 万国半导体股份有限公司

Inventor： 哈姆扎·依玛兹 ,  陈军 ,  伍时谦 ,  李文军

IPC: H01L29/423 ,  H01L29/45 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/47 ,  H01L29/4933 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7806 ,  H01L29/7808 ,  H01L29/7811 ,  H01L29/866 ,  H01L29/872 ,  H01L29/8725

Abstract: 本发明提出了一种含有多个沉积在半导体衬底的顶面附近的顶部接线端的半导体功率器件。每个顶部接线端都由一个端子接触层构成，作为半导体衬底的顶面附近的硅化物接触层。半导体功率器件的沟槽栅极从半导体衬底的顶面打开，每个沟槽栅极都由硅化层构成，作为一个凹陷的硅化物接触层，沉积在每个沟槽栅极上方，沟槽栅极周围的半导体衬底的顶面稍下。

公开(公告)号：CN108122979A

公开(公告)日：2018-06-05

申请号：CN201710547154.6

申请日：2017-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  江宏礼 ,  许志成 ,  王菘豊 ,  陈奕升 ,  徐志安

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088

CPC classification number: H01L29/45 ,  H01L21/823425 ,  H01L23/5226 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/0847 ,  H01L29/41791 ,  H01L29/456 ,  H01L29/7851 ,  H01L2029/7858

Abstract: 半导体器件包括场效应晶体管(FET)。FET包括第一沟道、第一源极和第一漏极；第二沟道、第二源极和第二漏极；以及设置在第一沟道和第二沟道上方的栅极结构。该栅极结构包括栅极介电层和栅电极层。第一源极包括第一晶体半导体层并且第二源极包括第二晶体半导体层。第一源极和第二源极通过由一种或多种IV族元素和一种或多种过渡金属元素制成的合金层连接。第一晶体半导体层未与第二晶体半导体层直接接触。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN103904116B

公开(公告)日：2018-04-24

申请号：CN201310739748.9

申请日：2013-12-26

Applicant: 安华高科技通用IP(新加坡)公司

Inventor： 伊藤明

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336 ,  H01L21/762

CPC classification number: H01L29/7816 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/0865 ,  H01L29/0869 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/41775 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7835

Abstract: 本发明涉及金属氧化物半导体器件和制作方法，具体提供了一种半导体器件，包括嵌入在半导体衬底中的第一阱和第二阱。所述半导体器件进一步包括在第二阱之上并与该第二阱接触并且与栅极结构分离的凸起型漏极结构。所述凸起型漏极结构包括在第二阱的表面之上的漏极连接点。

公开(公告)号：CN104733299B

公开(公告)日：2017-12-05

申请号：CN201410281111.4

申请日：2014-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘继文 ,  王昭雄

IPC: H01L21/28 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/45

CPC classification number: H01L21/823814 ,  H01L21/31053 ,  H01L21/76224 ,  H01L21/8238 ,  H01L21/823807 ,  H01L21/823828 ,  H01L21/823857 ,  H01L21/823871 ,  H01L21/823878 ,  H01L21/8258 ,  H01L23/53209 ,  H01L23/535 ,  H01L27/092 ,  H01L29/0649 ,  H01L29/16 ,  H01L29/165 ,  H01L29/45 ,  H01L29/456 ,  H01L29/665 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及交错地形成镍硅和镍锗结构。本发明提供了用于在单个半导体衬底上产生半导体器件的系统和方法。产生的单个半导体衬底包括硅材料部分和锗材料部分。由第一金属在硅材料部分上形成第一组源极/漏极接触件。在第一温度下使用硅材料部分对第一组源极/漏极接触件进行退火。在将半导体衬底加热到第一温度之后，由第二金属在锗材料部分上形成第二组源极/漏极接触件，以及在第二温度下使用锗材料部分对第二组源极/漏极接触件进行退火，其中，第二温度小于第一温度。

公开(公告)号：CN103178115B

公开(公告)日：2017-10-03

申请号：CN201210560994.3

申请日：2012-12-21

Applicant: 精工半导体有限公司

Inventor： 桥谷雅幸

IPC: H01L29/78 ,  H01L29/41 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7827 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/41766 ,  H01L29/41775 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66666

Abstract: 半导体装置及其制造方法。本发明提供小型的具备沟槽构造的纵型MOS晶体管。在以固定间隔连续的沟槽间的衬底以及随后设置源高浓度扩散层的硅表面区域内生成STI的氧化膜，在形成沟槽之后去除，并形成比周围表面低的区域，由此能够使填埋在具有侧间隔体的具备沟槽构造的纵型MOS晶体管的沟槽的栅电极上的硅化物与设置于衬底以及源高浓度扩散层上的硅化物分离，由此可进行用于面积缩小的沟槽的尺寸缩小以及半导体装置的高驱动性能化。

公开(公告)号：CN103855216B

公开(公告)日：2017-04-26

申请号：CN201310616727.8

申请日：2013-11-27

Applicant: 英力股份有限公司

Inventor： A·W·洛特菲 ,  J·德姆斯基 ,  A·菲根森 ,  D·D·洛帕塔 ,  J·诺顿 ,  J·D·威尔德

IPC: H01L29/78 ,  H01L23/528 ,  H01L23/495 ,  H01L21/336 ,  H01L21/60

CPC classification number: H01L27/0207 ,  H01L21/28518 ,  H01L21/76801 ,  H01L21/76895 ,  H01L21/8234 ,  H01L21/823871 ,  H01L23/3107 ,  H01L23/36 ,  H01L23/4824 ,  H01L23/495 ,  H01L23/49589 ,  H01L23/522 ,  H01L23/642 ,  H01L24/16 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L25/50 ,  H01L27/0203 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/0847 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/41758 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/7835 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05647 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48247 ,  H01L2224/48647 ,  H01L2224/49175 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81815 ,  H01L2924/10253 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及形成半导体器件的方法，在一个实施例中，半导体器件包括衬底1105和在衬底1105上被形成为交替图案的多个源极“s”区域和漏极“d”区域。半导体器件还包括多个栅极1150，在多个源极区域和漏极区域中的源极区域和漏极区域之间并且与其平行地形成于衬底1105之上。半导体器件还包括第一多个交替的源极金属带和漏极金属带1111、1121，形成于在衬底1105上方的第一金属层中，并且与多个源极区域和漏极区域中的相应源极区域和漏极区域平行并且形成电接触。

公开(公告)号：CN106571333A

公开(公告)日：2017-04-19

申请号：CN201610876433.2

申请日：2016-10-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邓志霖 ,  蔡荣训 ,  郑凱方 ,  黄心岩 ,  陈海清 ,  包天一

IPC: H01L21/768 ,  H01L21/02

CPC classification number: H01L23/5329 ,  H01L21/283 ,  H01L21/31 ,  H01L21/31105 ,  H01L21/32051 ,  H01L21/32131 ,  H01L21/32133 ,  H01L21/76802 ,  H01L21/76879 ,  H01L21/76897 ,  H01L21/823475 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L29/41783 ,  H01L29/45 ,  H01L29/456 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66477 ,  H01L29/66545 ,  H01L29/66568 ,  H01L29/78 ,  H01L21/76835 ,  H01L21/02282

Abstract: 一种制造半导体装置的方法，包括：于基板上形成多个高介电系数金属栅极结构。高介电系数金属栅极结构被多个间隙所隔开。高介电系数金属栅极结构各包含第一介电层于高介电系数金属栅极结构的上表面。以第一导电材料填充间隙。透过回蚀制程来于各间隙中移除部分的第一导电材料。使用旋转涂布沉积制程来形成金属氧化层。于高介电系数金属栅极结构上且于第一导电材料上形成金属氧化层。于金属氧化层上形成第二介电层。在第二介电层中蚀刻开口。开口被蚀刻贯穿第二介电层且贯穿金属氧化层。以第二导电材料填充开口。

公开(公告)号：CN104051461B

公开(公告)日：2017-04-12

申请号：CN201410065226.X

申请日：2014-02-26

Applicant: 万国半导体股份有限公司

Inventor： 李亦衡 ,  金钟五 ,  常虹

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/28

CPC classification number: H01L27/088 ,  H01L23/53266 ,  H01L23/535 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/4916 ,  H01L29/66666 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种高密度沟槽栅极的MOSFET阵列及制备方法，包括分为MOSFET阵列区和栅极拾取区的半导体衬底；多个精确隔开的氮化物压盖的有源沟槽栅极堆栈，嵌入在外延区中。每个氮化物压盖的有源沟槽栅极堆栈包括一个多晶硅沟槽栅极的堆栈，多晶硅沟槽栅极带有栅极氧化物壳和氮化硅压盖，覆盖在多晶硅沟槽栅极上方，并水平定位至栅极氧化物壳。氮化物压盖的有源沟槽栅极堆栈与源极、本体、外延区一起在MOSFET阵列区中构成MOSFET器件。在MOSFET阵列区和栅极拾取区上方，一个带图案的电介质区在MOSFET阵列上，一个带图案的金属层在带图案的电介质区上方。带图案的金属层和MOSFET阵列、栅极拾取区一起，通过内部氮化物压盖的有源沟槽栅极堆栈间隔，构成自对准的源极和本体接头。