-
公开(公告)号：CN114167694A
公开(公告)日：2022-03-11
申请号：CN202010948697.0
申请日：2020-09-10
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
摘要： 本公开提供了一种组合式套刻标记、使用套刻标记测量套刻误差的方法，该套刻标记包括当层比较标记和前层基准标记。当层比较标记包括第一比较标记和形成于第一比较标记周围的第二比较标记，前层基准标记包括第一基准标记和形成于第一基准标记周围的第二基准标记。第一比较标记与第一基准标记可上下对应地设置，第二比较标记与第二基准标记上下对应地设置。该测量方法包括：利用第一比较标记和第一基准标记测量出第一套刻误差，利用第二比较标记和第二基准标记测量出第二套刻误差，根据第一套刻误差和/或第二套刻误差确定误差测量结果。本公开通过组合式两种套刻标记提高套刻误差测量可靠性，保证测量精度的前提下有效提高套刻误差的测量精度。
-
公开(公告)号：CN113964029A
公开(公告)日：2022-01-21
申请号：CN202010707621.9
申请日：2020-07-21
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L21/306 , H01L27/108 , H01L21/8242
摘要： 本公开提供一种半导体结构的平坦化方法及电子设备。该方法包括：提供待平坦化的半导体结构，并在所述半导体结构上选定目标区域；在所述半导体结构上形成掩模图案，以使除目标区域外其它区域被掩模覆盖；对目标区域的半导体结构以预设的剂量和能量进行离子注入，以强化材料物理性质；移除掩模图案，对半导体结构进行平坦化。本方案可以改善半导体结构中特征图案的线边缘粗糙度(LER)和/或线宽粗糙度(LWR)；可以保护半导体结构中特征图案平坦化后不变形；可以减少平坦化对对准标记的破坏，改善对准效果；可以改善对半导体结构进行平坦化后产生的凹陷型缺陷。对半导体结构的平坦化的改善，使得可以期待半导体器件良率品质的提升。
-
公开(公告)号：CN113964028A
公开(公告)日：2022-01-21
申请号：CN202010702711.9
申请日：2020-07-21
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L21/28 , H01L29/423 , H01L29/778
摘要： 本申请公开了一种T形栅极的制造方法、高电子迁移率晶体管，方法包括：在基板的表面沉积氧化物层并涂布i线光刻胶；进行i线光刻机曝光，并对氧化物层进行刻蚀直至露出基板，以形成第一宽度的氧化物层开口；在所述开口的两侧对部分厚度的氧化物层进行第二次刻蚀，使该厚度的氧化物层开口达到第二宽度，所述第二宽度大于第一宽度；沉积金属层后减薄金属层直至露出氧化物层，去除基板表面剩余的氧化物层形成T形栅极。本申请通过使用低成本的材料i线光刻胶和氧化物取代高成本材料，并使用i‑line光刻工艺来缩短光刻工艺时间。
-
公开(公告)号：CN113823553A
公开(公告)日：2021-12-21
申请号：CN202010566755.3
申请日：2020-06-19
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L21/027
摘要： 本发明公开一种双图案掩膜及其制作方法、半导体器件、电子设备，涉及半导体制作技术领域，实现了利用双重构图形成图案结构所具有的成本低的效果。该双图案掩膜的制作方法包括，提供衬底。在衬底上形成硬掩膜材料层。在硬掩膜材料层上形成掩膜材料层并进行图案化处理，形成沿第一方向延伸的第一方向掩膜图案。以第一方向掩膜图案为掩膜对硬掩膜材料层进行刻蚀，形成沿第一方向延伸的第一方向图案。在形成有第一方向图案的硬掩膜材料层上继续形成掩膜材料层并进行图案化处理，形成沿第二方向延伸的第二方向掩膜图案，第二方向与第一方向交叉。由交叉的第一方向图案和第二方向掩膜图案形成孔图案。本发明还提供双图案掩膜、半导体器件和电子设备。
-
公开(公告)号：CN111900206A
公开(公告)日：2020-11-06
申请号：CN202010604970.8
申请日：2020-06-29
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L29/78 , H01L29/417 , H01L29/06 , H01L21/336
摘要： 本申请公开了一种不对称型源漏场效应晶体管及其制造方法，包括：位于半导体衬底上的栅极，所述栅极的底部呈阶梯形状；分别位于所述栅极两侧半导体衬底中的漏极与源极，所述漏极相对所述栅极顶部的高度与所述源极相对所述栅极顶部的高度不相同。本申请通过将栅极做成阶梯状，使得后续使用一个源漏掩模板即可形成不对称的源极和漏极结构，从而不仅改善了晶体管的性能问题，而且也节省了掩模板的制作工艺。
-
公开(公告)号：CN111564495A
公开(公告)日：2020-08-21
申请号：CN202010270646.7
申请日：2020-04-08
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L29/78 , H01L29/10 , H01L29/423 , H01L21/336 , H01L27/108
摘要： 本申请公开了一种双沟道MOSFET、掩埋沟道晶体管及制造方法，其中，双沟道MOSFET，包括：有源区；两个隔离结构，分别位于所述有源区的两侧；栅极氧化层，位于所述有源区上；其中，所述栅极氧化层包括具有两种不同厚度的多个区域；栅极层，位于所述有源区和所述隔离结构上。本申请实施例提供的双沟道MOSFET，能够在有源区形成不同的两个沟道，从而实现通过一个MOSFET实现两种具有不同特性的晶体管功能。
-
公开(公告)号：CN113964036B
公开(公告)日：2024-04-05
申请号：CN202010707616.8
申请日：2020-07-21
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： H01L21/336 , H10B12/00
摘要： 本公开提供一种半导体结构的制作方法及电子设备，所述方法包括：提供半导体衬底，半导体衬底上形成有至少两个栅堆叠；在半导体衬底上淀积非晶碳层，非晶碳层覆盖栅堆叠；在非晶碳层上形成掩模图形，以露出目标部位的非晶碳层的顶表面；使用掩模图形作为刻蚀掩模，刻蚀该非晶碳层，以去除目标部位的非晶碳层并露出目标栅堆叠；以目标栅堆叠为掩模，对目标栅堆叠两侧的半导体衬底进行Halo离子注入，形成Halo离子注入区；进行后续加工形成半导体结构。本公开由于光刻胶不在栅极图案上直接涂布，因而不会在栅极断差处形成光刻胶残余，也就是说可以从根本上消除光刻胶残余对Halo离子注入的影响。
-
公开(公告)号：CN114686057B
公开(公告)日：2023-06-02
申请号：CN202011606828.3
申请日：2020-12-28
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC分类号： C09D129/04 , H01L21/027
摘要： 本申请涉及一种图形化用水溶性抗反射涂层，以及使用该水溶性抗反射涂层进行图形化的方法，由于在正、负光刻胶层之间涂布了该水溶性抗反射涂层，避免了直接在正光刻胶层上涂布负光刻胶层引起的二者的反应而导致的不良等问题，从而能够很好的一并进行正光刻胶层和负光刻胶层的双光刻胶层涂布，极大地简化了工艺流程，节约了工艺时间和成本。
-
公开(公告)号：CN112017999B
公开(公告)日：2022-11-04
申请号：CN202010762993.1
申请日：2020-07-31
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
摘要： 本发明公开了一种晶圆清洗设备及晶圆清洗方法，晶圆清洗设备包括支撑盘、转轴、位置检测器、调整组件、清洗液喷嘴和控制器，支撑盘用于放置和吸附待清洗的晶圆，转轴与支撑盘连接并能够带动支撑盘旋转；位置检测器用于检测和判断晶圆是否偏离设定位置；调整组件用于移动晶圆以调整晶圆的位置；清洗液喷嘴用于向晶圆喷涂清洗液；控制器分别与支撑盘、转轴、位置检测器、调整组件以及清洗液喷嘴信号连接，用于接收位置检测器反馈的信号，以及控制支撑盘、转轴、调整组件以及清洗液喷嘴动作。本发明公开的晶圆清洗设备能够避免晶圆在清洗时因初始位置误差引起的晶边清洗宽窄不对称，进而避免了在后续工艺过程中造成缺陷，提高了产品良率。
-
公开(公告)号：CN114967375A
公开(公告)日：2022-08-30
申请号：CN202110212715.3
申请日：2021-02-25
申请人： 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
摘要： 本公开提供了用于形成半导体图案结构的方法及半导体器件的加工方法，用于形成半导体图案结构的方法包括如下步骤。执行对准操作，以将具有第一预设图案的掩膜版与底部对准层对准，并获取对准参数。利用读取的偏移参数补正对准参数，以使掩膜版的对准位置发生偏移。控制光刻设备对光刻胶层进行光刻处理，以基于掩膜版图案化光刻胶层。最后以具有第一预设图案的光刻胶层作为掩模，然后控制刻蚀设备对介质层进行刻蚀，以在介质层上形成与底部对准层对准的半导体图案结构。本公开能够在光刻工艺中通过光刻掩膜版套刻补偿的方式修正在后刻蚀工艺中发生的半导体图案结构位置偏移问题，可明显提高半导体器件的良率。
-
-
-
-
-
-
-
-
-
搜索结果
114 条记录 (耗时 0.054 秒)
