公开(公告)号：CN104103592A

公开(公告)日：2014-10-15

申请号：CN201310113415.5

申请日：2013-04-02

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸 ,  王成诚 ,  李绍彬 ,  仇圣棻

IPC: H01L21/8247 ,  H01L21/28

CPC classification number: H01L27/11517 ,  H01L29/4236

Abstract: 本发明提供一种闪存存储器的制造方法，与现有技术纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明形在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的湿法刻蚀以形成横截面为T型的沟槽，一方面由于该沟槽为T型轮廓，有利于增大后续预制备的浮栅及控制栅的接触面积，以提高栅耦合系数，从而提高闪存存储器的额定漏电流及擦除速度，另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结构的湿法刻蚀，降低该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。

公开(公告)号：CN104103571A

公开(公告)日：2014-10-15

申请号：CN201310129640.8

申请日：2013-04-15

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸

IPC: H01L21/762

CPC classification number: H01L21/76224

Abstract: 本发明提出一种浅沟槽隔离结构的形成方法，形成第二浅沟槽隔离沟道后保留光阻层，借着光阻层对第一浅沟槽隔离沟道的遮挡继续进行第一次回拉刻蚀，暴露出第二浅沟槽隔离沟道边角的介质层，之后去除光阻层，再对半导体衬底进行第二次回拉刻蚀，暴露出第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道边角的介质层，这样便能平衡第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道的回拉刻蚀程度，使第二浅沟槽隔离沟道边角的介质层暴露更多并且变的更加圆滑，使后续形成在边角处的栅极氧化层可长得更厚，提高了击穿电压；同时保证第一浅沟槽隔离沟道的边角暴露的不会过多，防止在后续形成隧穿氧化层的时候消耗过多边角处的半导体衬底而降低了有效区域的面积。

公开(公告)号：CN105789134B

公开(公告)日：2019-07-26

申请号：CN201410838205.7

申请日：2014-12-25

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11531 ,  H01L21/28

Abstract: 本发明涉及一种半导体存储器件及其制备方法、电子装置，所述方法包括：步骤S1：提供半导体衬底，在所述半导体衬底上形成有由若干栅极结构形成的栅极阵列；步骤S2：执行源漏注入，以形成源漏区，并在所述源漏区上形成钝化层，以填充所述栅极结构之间的间隙；步骤S3：以自对准的方法去除部分所述栅极结构之间的所述钝化层，以形成隔离开口，间隔所述栅极阵列；步骤S4：沉积隔离材料层，以填充所述隔离开口；步骤S5：去除所述钝化层，然后沉积导电材料，以在所述栅极结构之间形成接触孔。本发明所述方法可以避免对所述栅极的侧壁造成损坏，以进一步提高器件的性能和良率。

公开(公告)号：CN105336724B

公开(公告)日：2018-10-23

申请号：CN201410345745.1

申请日：2014-07-18

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸 ,  李绍彬 ,  王成诚

IPC: H01L23/52

Abstract: 本申请公开了一种半导体器件。该半导体器件包括：源线；字线，与源线平行设置；字线接触孔结构，与字线垂直相交设置，且字线接触孔结构与字线相交形成的接触面靠近字线上远离源线的一侧边缘设置。该半导体器件中，通过将字线接触孔结构与字线相交形成的接触面靠近字线上远离源线的一侧边缘设置，从而增加了字线接触孔与源线之间的距离，并减小了字线接触孔结构和源线之间的寄生电容，进而提高了半导体器件的击穿电压。

公开(公告)号：CN105575904A

公开(公告)日：2016-05-11

申请号：CN201410527831.4

申请日：2014-10-09

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸

IPC: H01L21/8247

CPC classification number: H01L21/76897 ,  H01L21/76837 ,  H01L27/11521 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法包括：步骤S101：在半导体衬底上形成包括浮栅、控制栅、控制栅侧壁以及源极和漏极的前端器件；步骤S102：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层；步骤S103：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的层间介电层；步骤S104：通过CMP去除所述层间介电层位于所述牺牲层的上方的部分；步骤S105：去除所述牺牲层以形成接触孔。该方法可以避免对控制栅侧壁造成不当刻蚀，能够提高半导体器件的性能和良率。本发明的电子装置包括采用上述方法制得的半导体器件，同样具有上述优点。

公开(公告)号：CN105448838A

公开(公告)日：2016-03-30

申请号：CN201410395303.8

申请日：2014-08-12

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸

IPC: H01L21/8247 ,  H01L27/115

Abstract: 本发明涉及一种半导体存储器件及其制备方法、电子装置，所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有栅极结构；步骤S2：在所述栅极结构的侧壁上形成第一间隙壁，并执行LDD注入，以在所述栅极结构两侧的所述半导体衬底中形成LDD区域；步骤S3：去除所述第一间隙壁，露出所述栅极结构；步骤S4：在所述栅极结构的侧壁上形成第二间隙壁，并执行源漏注入，以在所述半导体衬底中形成源漏极。本发明所述方法制备得到的半导体器件的击穿性能得到极大改善，进一步提高了器件的良率。

公开(公告)号：CN105448703A

公开(公告)日：2016-03-30

申请号：CN201410427703.2

申请日：2014-08-27

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸

IPC: H01L21/311

Abstract: 本发明公开一种刻蚀方法。该方法能够保护浮置栅侧壁并且形成较好的有源区角。该方法包括：在衬底上依次形成有源区、隧道氧化物层、多晶硅层、掩膜层；在隧道氧化物层、多晶硅层、掩膜层中形成沟槽；在所述沟槽侧壁上形成保护膜；对所述有源区进行刻蚀；以及去除保护膜。

公开(公告)号：CN105097954A

公开(公告)日：2015-11-25

申请号：CN201410220163.0

申请日：2014-05-23

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 邹陆军 ,  杨芸 ,  李绍彬 ,  仇圣棻

IPC: H01L29/788 ,  H01L21/336

CPC classification number: H01L27/11539 ,  H01L21/28273 ,  H01L27/11521 ,  H01L27/11536 ,  H01L29/4975

Abstract: 本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，形成金属硅化物的步骤位于形成层间介电层的步骤之前，因此可以避免形成层间介电层的过程中的退火工艺对金属硅化物造成负面影响，从而可以提高制得的半导体器件的性能和良率。本发明的电子装置，使用了根据上述方法制造的半导体器件，因而同样具有上述优点。

公开(公告)号：CN104157558A

公开(公告)日：2014-11-19

申请号：CN201310178475.5

申请日：2013-05-15

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸

IPC: H01L21/28 ,  H01L29/423 ,  H01L21/8247

CPC classification number: H01L27/11517 ,  H01L29/401 ,  H01L29/42324 ,  H01L29/42356

Abstract: 本发明提供一种闪存存储器栅极结构、制备方法及其应用,与现有技术形成等宽的栅极结构相比较，采用本发明的制备方法形成的栅极结构包括具有第一宽度的控制栅以及具有第二宽度的浮栅，其中，第二宽度大于第一宽度，换言之，本发明在未改变浮栅关键尺寸的同时，减小了控制栅的关键尺寸，从而使本发明在保证闪存存储器性能几乎不受影响的前提下，进一步增加了控制栅与接触孔之间的距离，从而降低闪存存储器中字线与位线之间产生意外导通的几率，提高闪存存储器在循环操作中的有效性，增加闪存存储器的制备良率和可靠性。

公开(公告)号：CN104051346A

公开(公告)日：2014-09-17

申请号：CN201310077001.1

申请日：2013-03-11

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 王成诚 ,  仇圣棻 ,  李绍彬 ,  杨芸

IPC: H01L21/8247

CPC classification number: H01L27/11551

Abstract: 本发明提供一种闪存存储器的制备方法，本发明采用湿法刻蚀与干法刻蚀结合的方法形成位于浮栅间隔离结构处的沟槽，该沟槽横截面为倒梯形且开口存在倒角。与现有技术采用纯湿法刻蚀相比较，本发明增加的干法刻蚀，一方面，使增加有源区与控制栅的最短距离的同时保证该距离的一致性，有利于增加闪存存储器的控制栅与浮栅之间的电容面积，提高栅耦合系数，从而提升存储器的额定漏电流，进而提高闪存存储器的擦除速度和循环操作时器件的可靠性；另一方面，增大了沟槽开口的宽度，降低沟槽深宽比，有利于提高填充至倒梯形沟槽内材料的致密性的同时，降低相邻存储单元浮栅间的耦合干扰，提高闪存存储器的可靠性。