公开(公告)号：CN113889435A

公开(公告)日：2022-01-04

申请号：CN202110326123.4

申请日：2021-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖德洋 ,  陈学儒 ,  林宗达 ,  徐志安

IPC: H01L21/8234 ,  H01L29/06 ,  H01L29/10 ,  H01L27/088 ,  B82Y40/00

Abstract: 本公开涉及纳米结构场效应晶体管器件及其形成方法。一种形成半导体器件的方法，包括：在半导体器件的第一器件区域中，在突出高于衬底的第一鳍之上形成第一纳米结构；在半导体器件的第二器件区域中，在突出高于衬底的第二鳍之上形成第二纳米结构，其中，第一纳米结构和第二纳米结构包括半导体材料并且平行于衬底的上表面延伸；在第一纳米结构周围并且在第二纳米结构周围形成电介质材料；在第一器件区域中在第一纳米结构周围并且在第二器件区域中在第二纳米结构周围形成第一硬掩模层；在形成第一硬掩模层之后，从第二器件区域去除第一硬掩模层；在去除第一硬掩模层之后，通过执行氧化工艺来增加在第二纳米结构周围的电介质材料的第一厚度。

公开(公告)号：CN110600370A

公开(公告)日：2019-12-20

申请号：CN201910281681.6

申请日：2019-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宗达 ,  侯承浩 ,  张哲豪 ,  于雄飞

IPC: H01L21/285

Abstract: 一种半导体工艺所用的方法。此处所述的实施例关于形成装置的栅极结构的方法，比如置换栅极工艺与其形成的装置。在一实施例中，方法包括顺应性地形成栅极介电层于自基板延伸的鳍状物上，且栅极介电层沿着鳍状物上的栅极间隔物的侧壁；在采用含硅前驱物与含氟、氘、或上述的组合的掺质气体的沉积工艺时，顺应性地沉积虚置层于栅极介电层上，且沉积的虚置层包括氟、氘、或上述的组合的掺质；进行热工艺，以自虚置层驱动掺质至栅极介电层中；移除虚置层；以及形成一或多个含金属层于栅极介电层上。

公开(公告)号：CN118538674A

公开(公告)日：2024-08-23

申请号：CN202410203693.8

申请日：2024-02-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖蓓盈 ,  林正杰 ,  陈学儒 ,  林宗达 ,  侯承浩 ,  徐志安

IPC: H01L21/8238 ,  H01L27/092

Abstract: 公开了偶极工程技术，偶极工程技术将偶极掺杂剂和/或氮掺入至栅极电介质(例如，其高k介电层)中，以实现晶体管的多阈值电压晶体管调整。偶极工程技术包括：(1)在一些晶体管(但不是其它晶体管)的栅极电介质上方形成偶极掺杂剂源层；(2)在一些晶体管(但不是其它晶体管)的栅极电介质上方形成掩模；(3)实施含氮热驱入工艺；以及(4)在含氮热驱入工艺之后，去除偶极掺杂剂源层和掩模。含氮热驱入工艺将氮和偶极掺杂剂(n偶极掺杂剂和/或p偶极掺杂剂)扩散至其上形成有偶极掺杂剂源层的未掩蔽栅极电介质中，将氮扩散至未掩蔽栅极电介质中，并且将偶极掺杂剂扩散至其上形成有偶极掺杂剂源层的掩蔽栅极电介质中。其上没有形成偶极掺杂剂源层的掩蔽栅极电介质保持未掺杂。本申请的实施例还涉及堆叠器件结构及其形成方法。

公开(公告)号：CN118213327A

公开(公告)日：2024-06-18

申请号：CN202410203689.1

申请日：2024-02-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄曜滕 ,  赖德洋 ,  林揆伦 ,  林宗达 ,  徐志安

IPC: H01L21/8234

Abstract: 本文公开了用于堆叠器件结构的偶极工程技术。根据本公开实施例的各个方面，示例性偶极工程技术包括：(1)至少形成具有不同图案并且覆盖一些晶体管(但不是其它晶体管)的栅极介电层的两个图案化偶极掺杂剂源层；(2)实施热驱入工艺(例如，偶极驱入退火)；以及(3)在去除偶极掺杂剂源层之后，形成用于晶体管的栅电极，其中相同的栅电极材料用于晶体管。图案化偶极掺杂剂源层的厚度和/或材料特性(例如，偶极掺杂剂)和/或热驱入工艺的参数可以配置为实现期望的阈值电压。这样的技术可以提供2N个阈值电压(Vt)，其中N是形成在晶体管的栅极介电层上以调整其阈值电压的图案化偶极掺杂剂源层的数量。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN113809015B

公开(公告)日：2023-09-22

申请号：CN202110644015.1

申请日：2021-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家源 ,  赖德洋 ,  林揆伦 ,  于雄飞 ,  徐志安 ,  林宗达 ,  侯承浩

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开提供了用于功函数工程的三层高k栅极介电堆叠。一种形成半导体结构的方法包括：分别在衬底的NMOS区域和PMOS区域中提供第一沟道层和第二沟道层；在第一沟道层和第二沟道层上方沉积包括氧化铪的第一层；在第二沟道层上方而不在第一沟道层上方形成第一偶极图案；通过退火将来自第一偶极图案的第一金属驱动到第一层中；去除第一偶极图案；在第一层上方以及在第一沟道层和第二沟道层上方沉积包括氧化铪的第二层；在第二层和第一沟道层上方而不在第二沟道层上方形成第二偶极图案；通过退火将来自第二偶极图案的第二金属驱动到第二层中；去除第二偶极图案；以及在第二层上方以及在第一沟道层和第二沟道层上方沉积包含氧化铪的第三层。

公开(公告)号：CN115841992A

公开(公告)日：2023-03-24

申请号：CN202210864519.9

申请日：2022-07-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宗达 ,  许家玮 ,  徐志安

IPC: H01L21/8238

Abstract: 在实施例中，形成半导体器件的方法包括：在半导体部件的沟道区域上形成栅极介电层；在栅极介电层上沉积功函数调整层，功函数调整层包括第一功函数调整元素；通过原子层沉积在功函数调整层上沉积覆盖层，覆盖层由氧化物或氮化物形成；在覆盖层覆盖功函数调整层时执行退火工艺，退火工艺将第一功函数调整元素从功函数调整层驱动到栅极介电层中；去除覆盖层以暴露功函数调整层；以及在功函数调整层上沉积填充层。

公开(公告)号：CN115831874A

公开(公告)日：2023-03-21

申请号：CN202210939388.6

申请日：2022-08-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈学儒 ,  陈昱璇 ,  吴俊毅 ,  黄文宏 ,  林宗达 ,  陈建豪 ,  洪正隆 ,  游国丰

IPC: H01L21/8238 ,  H01L27/092

Abstract: 在实施例中，一种器件包括：隔离区，位于衬底上；第一半导体鳍，突出于隔离区上方；第一栅极电介质，位于第一半导体鳍的第一沟道区的，第一栅极电介质包括第一界面层和第一高k介电层；第二半导体鳍，突出于隔离区上方；第二栅极电介质，位于第二半导体鳍的第二沟道区上，第二栅极电介质包括第二界面层和第二高k介电层，第一沟道区上的第一界面层的第一部分具有比第二沟道区上的第二界面层的第二部分大的厚度，第二沟道区具有比第一沟道区大的高度。本申请的实施例提供了半导体器件及其形成方法。

公开(公告)号：CN113809015A

公开(公告)日：2021-12-17

申请号：CN202110644015.1

申请日：2021-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家源 ,  赖德洋 ,  林揆伦 ,  于雄飞 ,  徐志安 ,  林宗达 ,  侯承浩

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开提供了用于功函数工程的三层高k栅极介电堆叠。一种形成半导体结构的方法包括：分别在衬底的NMOS区域和PMOS区域中提供第一沟道层和第二沟道层；在第一沟道层和第二沟道层上方沉积包括氧化铪的第一层；在第二沟道层上方而不在第一沟道层上方形成第一偶极图案；通过退火将来自第一偶极图案的第一金属驱动到第一层中；去除第一偶极图案；在第一层上方以及在第一沟道层和第二沟道层上方沉积包括氧化铪的第二层；在第二层和第一沟道层上方而不在第二沟道层上方形成第二偶极图案；通过退火将来自第二偶极图案的第二金属驱动到第二层中；去除第二偶极图案；以及在第二层上方以及在第一沟道层和第二沟道层上方沉积包含氧化铪的第三层。